JPS6327882A

JPS6327882A - 出力装置

Info

Publication number: JPS6327882A
Application number: JP61172207A
Authority: JP
Inventors: 弘石井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-22
Filing date: 1986-07-22
Publication date: 1988-02-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、ドツトイメージの文字により表示や印字等
を行なう出力装置に関する。

（従来の技術）従来、ワードプロセッサやパーソナルコンピュータ等の
電子機器に使用される、ドツトイメージの文字により表
示や印字等を行なう出力装置においては、入力した文字
コードに対応するドツトイメージの文字パターンデータ
をキャラクタジェネレータより読出し、これを表示装置
や印字装置で出力するようにしていた。

（発明が解決しようとする問題点）しかしながら上記のような出力装置にあっては、同一文
字を連続して出力する場合であっても、通常の雑多な文
字配列の処理と同じく、その−文字毎に文字コードに対
応する文字パターンデータをキャラクタジェネレータよ
り読出し、出力するようにしていた。したがって、各処
理の高速化が望まれている現在、上記のような装置では
出力処理の高速化に対処することが困難であるという欠
点があった。

この発明は上記のような実情に鑑みてなされたもので、
出力に要する時間を短くし、処理の高速化に対応するこ
とのできる出力ＩＩを提供することを目的とする。

［発明の構成］（問題点を解決するための手段）この発明は、出力すべき文字の文字パターンデータを記
憶する記憶部と入力された文字コードを記憶する第１の
レジスタ、１つ前に入力された文字コードを記憶する第
２のレジスタを備え、第１のレジスタと第２のレジスタ
の内容が一致した際には上記記憶部に記憶される１つ前
に入力された文字の文字パターンデータを読出し、これ
を新たな入力文字の文字パターンデータとして記憶手段
に記憶させるようにしたものである。

（作用）本発明では、連続した文字入力があった場合にこれを判
断し、その入力文字に対応した文字パターンデータをよ
り少ない時間単位で出力することができるので、出力処
理の高速化が可能となる。

〈実施例）以下図面を参照してこの発明の一実施例を説明する。

第１図はその回路構成を示すもので、制御動作を行なう
ＣＰＵである。このＣＰ　Ｕ　１１には、文書中の文字
コードを記憶する文書バッファ１２、文字コードを記憶
するＣレジスタ１３．１文字前の文字コードを記憶する
Ｃ−ルジスタ１４、文字パターンを発生するキャラクタ
ジェネレータ（図ではｒｃ、Ｇ、Ｊと表わす）１５．１
文字分の文字パターンを記憶する文字パターンレジスタ
１６、出力内容を記憶するＶ−ＲＡＭ１７、このＶ−Ｒ
ＡＭ１７の内容を例えば表示出力する出力部１８、上記
Ｖ−ＲＡＭ１７のアドレスを記憶するＣレジスタ１９、
表示する文字の上記文書バッファ１２中のアドレス位置
を記憶するｎレジスタ２０、表示する最終文字の支出バ
ッファ１２中の位置を記憶するｎ　ｗａｘレジスタ２１
、上記Ｖ−ＲＡＭ１７のアドレスを記憶するルジスタ２
２及び文字パターンのスライス番号を記憶するｊレジス
タ２３のそれぞれが接続される。

続く第２図は上記文字パターンレジスタ１６の構成を説
明するためのものである。図示するｒＡＪの文字の如く
、ここで取扱う文字パターンはｔ！ｉ８ドツト×横８ド
ツトで構成されるものとする。そして、文字パターンレ
ジスタ１６がこの文字パターンを記憶する際には、横方
向の８ビツトを１バイトとし、それぞれにアドレスを上
から順番に「０」〜「７」と付して、処理を行なう。こ
の場合、文字パターンの縦方向の処理位置を示すスライ
ス番号も１、上記アドレスと同様、上から順番にｒＯＪ
〜「７」となる。

次いで、第３図は、出力部１８とＶ−ＲＡＭ１７の構成
を示すものである。ここでは、上述したように出力部１
８は、横方向に４文字表示可能な表示部とし、その桁位
置を左より順番に第０桁〜第３桁とする。この出力部１
８に対応してＶ　　ＲＡＭ１７には、上記文字パターン
レジスタ１６と同様の記憶エリアが横方向に４文字分接
続して構成される。この場合、Ｖ−ＲＡＭ１７のアドレ
スとしては、最上段、スライス番号ｒＯＪの第０桁から
第３桁までの位置がそれぞれ「Ｏ」〜「３」、第２段の
スライス番号「１」の第０桁から第３桁までの位置がそ
れぞれ「４」〜「ア」、・・・、というように番号が付
され、最下段、スライス番号「７」の第３桁の位置が「
３１」となって、そのＲ線番号となる。このＶ−ＲＡＭ
１７の書込み／読出し処理を行なう際には、このアドレ
スの順番に従ってその処理が行なわれることとなる。

次に上記実施例の動作について第４図のフローチャート
を用いて説明する。

ここでは、出力部１８の第０桁よりｒＡＪ　　ｒＢＪｒ
ＢＪの３文字を表示出力させることとする。

動作当初には、まず第４図のステップ８０１に示すよう
にｎレジスタ２０、ｎ　ｍａｘレジスタ２１及びＣレジ
スタ１９に初期値を設定する。ここでは、文書バッファ
１２中のアドレス「０」から「２」までに文字ｒＡＪ　
　ｒＢＪ　　ｒＢＪそれぞれの文字コードが記憶されて
いるので、ｎレジスタ２０に数値「０」が、ｎ　ｍａｘ
レジスタ２１に数値「２」が、そして、ａレジスタ１９
に数値「０」がそれぞれ入力設定される。次いでステッ
プＳＯ２に進み、ｎレジスタ２０のｍｒｎＪに従って文
書バッファ１２のｎ番目の文字コードＣｎを読出し、こ
れをＣレジスタ１３に入力設定する。ここでは、ｎレジ
スタ２０の値はｒＯＪであるので、文書バッファ１２か
ら文字ｒＡＪの文字コードが読出され、Ｃレジスタ１３
に入力設定される。続くステップＳ０３においては、こ
のＣレジスタ１３に入力設定した文字ｒＡＪの文字コー
ドが読出され、改めてＣ−ルジスタ１４に入力設定され
る。その後、ステップＳＯ４でキャラクタジェネレータ
１５にこのＣレジスタ１３に記憶されている文字コード
を出力する。これに対してキャラクタジェネレータ１５
では、対応するドツトパターンを出力し、これを文字パ
ターンレジスタ１６に記憶させる。

ここでは文字パターンレジスタ１６に上記第２図に示し
たように文字ｒＡＪのドラ１〜パターンが記憶される。

次にステップＳＯ５において、ｉレジスタ２２に表示桁
を示すａレジスタ１９の数値ｒＯＪを、ｊレジスタ２３
にアドレスを示す数ＩＩＩ　ｒＯＪをそれぞれ入力する
。

続くステップ５０６〜８０８で文字パターンレジスタ１
６に記憶される文字パターンをＶ−ＲＡＭ１７の所定桁
位置に記憶設定する。まず、ステップＳＯ６で、この文
字パターンレジスタ１６のｊレジスタ２３の数値ｒＯＪ
に指示されるアドレスｒＯＪのドツトパターンを読出し
、これをルジスタ２２の数値ｒＯＪに指示されるＶ−Ｒ
ＡＭ１７のアドレス「０」に記憶させる。次にステップ
ＳＯ７に示すようにｉレジスタ２２の値を「＋４」更新
設定して「４」に、ｊレジスタ２３の値を「＋１」更新
設定所定「１」とする。そして、ステップ８０８でｊレ
ジスタ２３の値がその最終値ｒ８Ｊとなったか否か判断
する。

ここでは判断結果はＮＯとなり、再びステップ８０６に
至る。こうしてステップＳＯ６〜Ｓ０８の処理を繰返し
行なうことによって、文字パターンレジスタ１６のアド
レス「ｏ」〜「７」に記憶されている文字ｒＡＪの文字
パターンを順次Ｖ−ＲＡＭ１７の第０桁のアドレスｒｏ
ｊ　　ｒ４Ｊ　　ｒＢＪ　　ｒ１２Ｊｒ１６Ｊ　ｒ２０
Ｊ　ｒ２４Ｊ　ｒ２８Ｊに転送設定し、出力部１８で表
示出力させる。

そり、Ｔ、Ｖ−ＲＡＭ１７（７）第０桁に文字ｒＡＪ（
７）文字パターンがすべて転送され、ステップ８０８で
ｊレジスタ２３が「８」であると判断されると、次にス
テップＳ０９に進む。ステップＳ０９では、Ｖ−ＲＡＭ
１７の次の桁位置への文字パターンの記憶及び出力部１
８の表示出力のためにａレジスタ１９及びｎレジスタ２
０をそれぞれ「＋１」更新設定する。

ここでａレジスタ１９及びｎレジスタ２０は共に「１」
となる。その後、ステップＳ１０に進んで、ｎレジスタ
２０の記憶する数値がｎｌｌ１ａｘレジスタ２１に記憶
される数値より大きいか否か、すなわち、全ての文字の
出力を終えたか否かが判断される。ここではｎレジスタ
２０の数値は「ｉＪ、ｎ１ｌａＸレジスタ２１の数値は
「２」であるので判断結果はＮｏとなり、次にステップ
Ｓ１１に至る。

ステップ３１１では、上記ステップ８０２と同壕にｎレ
ジスタ２０の値「１」に従って文書バッファ１２の文字
Ｃ１、ここではｒＢＪの文字コードを読出し、これをＣ
レジスタ１３に入力設定する。次にステップ３１２にお
いて、このＣレジスタ１３に記憶される文字ｒＢＪの文
字コードと上記ステップ８０３でＣ−ルジスタ１４に記
憶された文字ｒＡＪの文字コードとが等しいか否か判断
される。ここでは判断結果はＮＯとなり、次に再びステ
ップＳＯ３からの処理を行なう。

ステップ８０３においては、このＣレジスタ１３に入力
設定した文字ｒＢＪの文字コードが読出され、改めてＣ
−ルジスタ１４に入力設定される。その後、ステップＳ
０４でキャラクタジェネレータ１５にこのＣレジスタ１
３に記憶されている文字ｒ３ｊの文字コードを出力する
。キャラクタジェネレータ１５では、これに対して文字
ｒＢＪのドツトパターンを出力し、これを文字パターン
レジスタ１６に記憶させる。次にステップＳＯ５におい
て、ルジスタ２２に表示桁を示すａレジスタ１９の数値
「１」を、ｊレジスタ２３にアドレスを示す数値ｒＯＪ
をそれぞれ入力する。

続くステップ８０６〜Ｓ０８で文字パターンレジスタ１
６に記憶される文字パターンをＶ−ＲＡＭ１７の所定桁
位置に記憶設定する。まず、ステップＳＯ６で、この文
字パターンレジスタ１６のｊレジスタ２３の数値「０」
に指示されるアドレスｒＯＪのドツトパターンを読出し
、これをｉレジスタ２２の数値「１」に指示されるＶ−
ＲＡＭ１７のアドレス「１」に記憶させる。次にステッ
プ３０７に示すようにルジスタ２２の値を「＋４」更新
設定して「５」に、ｊレジスタ２３の値を「＋１」更新
設定して「１」とする。そして、ステップ８０８でｊレ
ジスタ２３の値がその最終値「８」となったか否か判断
する。

ここでは判断結果はＮｏとなり、再びステップＳ０６に
至る。こうしてステップ３０６〜８０８の処理を繰返し
１１なうことによって、文字パターンレジスタ１６のア
ドレスｒＯＪ〜「７」に記憶されている文字ｒＢＪの文
字パターンを順次Ｖ−ＲＡＭ１７の第１桁のアドレスＮ
Ｊ　ｒ５Ｊ　ｒ９Ｊ　ｒ１３Ｊｒ１７Ｊ　　ｒ２１Ｊ　
　ｒ２５Ｊ　　ｒ２９Ｊに転送設定し、出力部１８で表
示出力させる。

そして、Ｖ　−ＲＡ　Ｍ　１７の第１桁に文字ｒＢＪの
文字パターンがすべて転送され、ステップＳ０８でｊレ
ジスタ２３が「８」であると判断されると、次にステッ
プ８０９に進む。ステップＳＯ９では、Ｖ−ＲＡ　Ｍ　
１７の次の桁位置への文字パターンの記憶及び出力部１
８の表示出力のためにｎレジスタ１９及びｎレジスタ２
０をそれぞれ「＋１」更新設定する。

ここでｎレジスタ１９及びｎレジスタ２０は共に「２」
となる。その後、ステップＳ１０に進んで、ｎレジスタ
２０の記憶する数値がｎ　ｗａｘレジスタ２１に記憶さ
れる数値より大きいか否か、すなわち、全ての文字の出
力を終えたか否かが判断される。ここではｎレジスタ２
０の数値は「２」、ｎｍａｘレジスタ２１の数値は「２
」であるので判断結果はＮｏとなり、次にステップ８１
１に至る。

ステップ８１１では、ｎレジスタ２０の値ｒ２Ｊに従っ
て文書バッファ１２の文字Ｃ２、ここでは「Ｂ」の文字
コードを読出し、これをＣレジスタ１３に入力設定する
。次にステップＳ１２において、このＣレジスタ１３に
記憶される文字ｒＢＪの文字コードと上記ステップＳＯ
３でＣ−ルジスタ１４に記憶された文字ｒＢＪの文字コ
ードとが等しいか否か判断される。ここで両コードは等
しいので判断結果はＹＥＳとなり、上記したステップ３
０３からの通常の文字出力処理ではなく、連続した同一
文字に対する処理を行なうべく、次にステップＳ１３に
至る。

ステップＳ１３では、ｉレジスタ２２に表示桁を示すｎ
レジスタ１９の数値「２」を、ｊレジスタ２３にアドレ
スを示す数値「０」をそれぞれ入力する。

続くステップＳ１４〜Ｓ１６でＶ−ＲＡＭ１７上の１つ
前に入力された文字パターンを同じ＜Ｖ−ＲＡＭ１７の
その次の桁位置に記憶設定するものである。まず、ステ
ップＳ１４で、このＶ−ＲＡＭ１７のｉレジスタ２２の
数値「２」をｒ−１Ｊした数値「１」に指示されるアド
レス「１」のドツトパターンを読出し、これをｉレジス
タ２２の数値「２」に指示される同Ｖ−ＲＡＭ１７のア
ドレス「２」に配憶させる。次にステップＳ０７に示す
ようにｉレジスタ２２の値を「＋４」更新設定して「６
」に、ｊレジスタ２３の値を「＋１」更新設定して「１
」とする。そして、ステップ８０８でｊレジスタ２３の
値がその最終ＩＩＩ　ｒ８Ｊとなったか否か判断する。

ここでは判断結果はＮｏとなり、再びステップＳ０６に
至る。こうしてステップ、５１４〜８１６の処理を繰返
し行なうことによって、Ｖ−ＲＡＭ１７の第１桁のアド
レスｒｌＪ　　ｒ５Ｊ　　ｒ９Ｊ　　ｒ１３Ｊ　　ｒ１
７Ｊ「２１」　「２５」　「２９」に記憶されている文
字ｒＢＪの文字パターンを順次向Ｖ−ＲＡＭ１７の第２
桁のアドレスｒ２Ｊ、ｒ６Ｊ　　ｒｌＯＪ　　ｒ１４Ｊ
Ｎ８Ｊ　　ｒ２２Ｊ　　ｒ２６Ｊ　　ｒ３０Ｊに転送設
定し、出力部１８で表示出力させる。

そして、Ｖ−ＲＡＭ１７の第２桁に文字ｒＢＪの文字パ
ターンがすべて転送され、ステップ５１ｆ３でｊレジス
タ２３が「８」であると判断されると、次に上記ステッ
プ８０９′に道む。ステップ５０９では、Ｖ−ＲＡＭ１
７の次の桁位置への文字パターンの記憶及び出力部１８
の表示出力のためにｎレジスタ１９及びｎレジスタ２０
をそれぞれ「＋１」更新設定する。ここでａレジスタ１
９及びｎレジスタ２０は共に「３」となる。その後、ス
テップＳ１０に進んで、ｎレジスタ２０の記憶する数値
がｎ　ｌｌ１ａｘレジスタ２１に記憶される数値より大
きいか否かが判断される。

ここではｎレジスタ２０の数値は「３Ｊ、ｎ１ａｘレジ
スタ２１の数値は「２」であるので判断結果はＹＥＳと
なり、全ての文字の出力を終えたこととなるので、以上
でこの処理を終了する。

このような動作を行なうことにより、連続した同一文字
を出力する場合、その文字毎にキャラクタジェネレータ
１５から文字パターンを読出すことなく、Ｖ−ＲＡＭ１
７上の前の位置に記憶されている文字パターンをそのま
ま次位置にコピーさせることができる。

なお、上記実施例では出力部１８として表示を行なうも
のを示したが、これに限るものではなく、印字等を行な
うものとしてもよい。

［発明の効果］以上詳記したようにこの発明によれば、出力すべき文字
の文字パターンデータを記憶する記憶部と入力された文
字コードを記憶する第１のレジスタ、１つ前に入力され
た文字コードを記憶する第２のレジスタを備え、第１の
レジスタと第２のレジスタの内容が一致した際には上記
記憶部に記憶される１つ前に入力された文字の文字パタ
ーンデータを読出し、これを新たな入力文字の文字パタ
ーンデータとして記憶手段に記憶させるようにしたので
、出力に要する時間を短くし、処理の高速化に対応する
ことのできる出力装置を提供することができる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図は回路
構成を示すブロック図、第２図は文字パターンレジスタ
の構成を示す図、第３図は出力部とＶ−ＲＡＭの構成を
示す図、第４図は動作の処理内容を示すフローチャート
である。１１・・・ＣＰＬＪ、１２・・・文書バッファ、１３・
・・Ｃレジスタ、１４・・・Ｃ−ルジスタ、１５・・・
キャラクタジェネレータ、１６・・・文字パターンレジ
スタ、１７・・・Ｖ−ＲＡＭ１１ｇ・・・出力部、１９
・・・ａレジスタ、２０・・・ｎレジスタ、２１・・・
ｎ　ｗａｘレジスタ、２２・・・ｉレジスタ、２３・・
・ｊレジスタ。出願人代理人　弁理士　鈴　江　武　彦第２図第３ｙ！Ｊ

Claims

【特許請求の範囲】文字コードに対応する文字パターンを出力するキャラク
タジェネレータと、前記キャラクタジェネレータに入力される文字コードを
記憶する第１のレジスタと、この文字コードの１つ前に入力された文字コードを記憶
する第２のレジスタと、前記キャラクタジェネレータから出力される１文字分の
文字パターンを記憶する文字パターンレジスタと、前記文字パターンレジスタを介して送られる文字パター
ンを少なくとも一画面分記憶するメモリと、前記第１のレジスタと第２のレジスタの内容が一致する
か否かを判断し、一致する場合、前記文字パターンレジ
スタに記憶される１つ前に入力された文字パターンを読
出し、前記メモリに書込む制御回路とを具備することを特徴とする出力装置。