JPH01205541A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH01205541A
JPH01205541A JP63030111A JP3011188A JPH01205541A JP H01205541 A JPH01205541 A JP H01205541A JP 63030111 A JP63030111 A JP 63030111A JP 3011188 A JP3011188 A JP 3011188A JP H01205541 A JPH01205541 A JP H01205541A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
inner lead
resin
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63030111A
Other languages
English (en)
Other versions
JP2706077B2 (ja
Inventor
Toshihiro Yasuhara
安原　敏浩
Masachika Masuda
正親 増田
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63030111A priority Critical patent/JP2706077B2/ja
Priority to KR1019890001014A priority patent/KR890013748A/ko
Priority to US07/306,398 priority patent/US4989068A/en
Priority to EP19890301124 priority patent/EP0329317A3/en
Publication of JPH01205541A publication Critical patent/JPH01205541A/ja
Application granted granted Critical
Publication of JP2706077B2 publication Critical patent/JP2706077B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/144—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations comprising foils
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置に関し、特に大型の半
導体チップを収納する技術に適用して有効な技術に関す
るものである。
〔従来技術〕
樹脂封止型半導体装置においては、半導体チップの大型
に伴い、パッケージ側幅と半導体チップ取付部であるタ
ブとの間の寸法が一段と狭くなる傾向にある。これは、
半導体チップ（ペレット）が大きくなっているのに、こ
れを収納するパッケージのサイズが規格されているため
大きくすることができないことが起因している。
そこで、半導体チップの回路形成面もしくはその近傍又
は非回路形成主面もしくはその近傍にリードを延在させ
た樹脂封止型半導体装置が提案さ゛れている（特公昭６
１−２１８１３９号公報参照）。
〔発明が解決しようとする課題〕
しかしなから、本発明者の横割によれば、前記樹脂封止
型半導体装置では、異なるパッケージで半導体チップを
共用しようとするとパン１〜配置が異なるため、ワイヤ
が交差してショー１〜するという問題があり、半導体チ
ップを別に作る必要があった・ 本発明のｌ」的は、半導体チップの主面上でタブレスリ
ードフレームのインナーリードと当該半導体チップ上の
バンドをボンディングワイヤで電気的に接続することが
できる技術を提供することにある。
本発明の他の目的は、異なるパッケージで半導体チップ
髪共用することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、樹脂封止型半導体装置において、半導体チッ
プの主面上に絶縁フィル１１を設け、該絶縁フィルムの
上にタブレスリードフレームのインナーリードを配置し
、該インナーリードと当該半導体チップ−にのパッドを
ボンディングワイヤで電気的に接続したものであり、前
記ボンディングワイヤのループ高さを調整してボンディ
ングワイヤお交差させたものを含んだものである。
〔作用〕
前述の手段によれば、タブレスリードフレームのインナ
ーリードを半導体チップの主面上に配置することにより
、リ−１へを配線層として利用することができるので、
半導体チップの所望の位置からインナーリートへのワイ
ヤボンディングができる。例えば、絶縁フィルムを層間
絶縁膜とし、リードを配線層と考え、スルーホール（コ
ンタク１−）をとれば、どこからでも配線を配設するこ
とがでｊ− きる。
また、半導体チップの主面上でワイヤボンディングする
ことにより、半導体チップの主面上には接続しても問題
のない絶縁フィルムとインナーリートがあるだけである
から、ボンディングワイヤ同志のショー１−のみに注意
すればよいので、半導体チップの端部とワイヤとのショ
ー１−（エリアショーＩ〜）は根本的になくすることが
できる。従って、ワイヤのループ高さのみを調整するこ
とで交差ワイヤボンディング（クロスワイヤボンディン
グ）も可能となり、異なる半導体チップを用いるしかな
かったスモール・アウトライン・ジエイベンド（以下、
ＳＯＪという）、ジグザグ・インライン・パッケージ（
Ｚ　Ｉ　Ｐ）等のような異なるパッケージにおいても、
共通の半導体チップで交差ワイヤボンディングすること
により製作することができる。
また、ボンディングワイヤを低くかつ短くすることがで
き、封止樹脂の封止時の流れ方に対して平行にボンディ
ングすることも容易にすることができるので、ボンディ
ングワイヤの変形を低減することができる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第１図は、本発明をＳ　ＯＪ型パッケージの４メガビツ
ト・ダイナミック・ランダム・アクセス・メモリ（４Ｍ
ＤＲＡＭ）に適用した実施例の樹脂封止型半導体装置の
パッケージ内部の構造を説明するための平面図、 第２図は、第１図に示す４−　Ｍ　Ｄ　ＲＡ　ＭのＩＩ
　−ＩＩ線で切断した断面図、 第３図は、第１図に示す４−　Ｍ　Ｄ　ＲＡ　Ｍのｍ−
ｍ線で切断した断面図である。
本実施例の４−　Ｍ　Ｄ　ＲＡ　Ｍの半導体チップを搭
載した樹脂封止型半導体装置は、第］−図乃至第３図に
示すように、タブレスリードフレーム１の裏返した状態
のインナーリード部１５の上に絶縁フィルＡｘ　２を接
着剤３で接着し、この絶縁フィルム２の−１−に４　Ｍ
　Ｄ　ＲＡＭの半導体チップ４をその主面側を接着面と
してペレット付用熱硬化性接着剤４Ａでペレット付けし
て、それを裏返し、インナーリード部１５と半導体チッ
プ４とをボンディングワイヤ５で電気的に接続する。す
なわち、４−　Ｍ　Ｄ　ＲＡＭの半導体チップ４の主面
の−にに絶縁フィルム２を介してタフレスリ−１くフレ
ーム１のインナーリード部１５が配置されている。この
状態でレジン等の樹脂封止材６で封止した後、タブレス
リードフレーム１のアウターリード部１４を所定形状に
加工したものである。そのパッケージの大きさは、短辺
の寸法は、７．６２ｍｍ　（３００ｍｊ、］）であり、
長辺の寸法は、］　６６．９ｍｍ（６７５ｍｊ］、）で
ある。
前記タブレスリードフレーム１は、第１図に示すように
、１枚の薄い（例えば０．２５Ｍ１の厚さ）銅合金ある
いは鉄ニツケル合金（例えば５０％Ｎｊ−Ｆｅ）からな
っている。
前記半導体チップ４は、４ＭＤＲＡＭからなっており、
第４図に示すように、その中央部にはメモリマツＩ〜２
０が設けられ、そのＸ方向の中央部にはＹ軸に並行にＹ
デコーダ２１がメモリマツ１〜２０に沿って設けられ、
そのＸ方向の中央部にはＸ軸に並行にワードドライバ２
２及びＸデコーダ２３がメモリマット２０に沿って設け
られている。
また、長手方向の一端部には、それぞれＲＡＳ系回路２
４、ＣＡＳ系・ＷＥ系回路２５及びＸ、Ｙアドレスバッ
ファ２６が設けられ、その内側にメインアンプ２７が設
けられ、隅部にはＤ　ｏｕｔバッファ２８が設けられて
いる。他端にはＲＡＳ系回路２４、Ｘアドレスバッファ
２９、Ｘジェネレータ３０、Ｘ、Ｙジェネレータ３１、
Ｙアドレスバッファ３２及び５ＨＲ−ＰＣジェネレータ
３３が設番づられている。また、短手方向の右側端部に
はセンスアンプ・コモン入出力・コモンソース３４が設
けられ、左側端部の上端部にはメモリマット２０の上端
子２０Ａが設けられ、下端部にはメモリマット２０の下
端子２０Ｂが設けられている。
そして、第５図に示すように、前記半導体チッ７一 ブ４に設けられている各素子の電極（パッド）Ａ１−Ａ
ＩＯ１電極（パッド）Ｄｉｎ、ＷＥ、ＲＡＳ、　ＮＣ，
Ｖｓ　Ｓ　、　Ｑ　（Ｄｏｕｔ）、　ＣＡ、Ｓ及び電極
（パラｌ−’）Ｐｉ〜Ｐ３は、半導体チップ４の長手方
向の両端部に設けられている。ＡＯ−ＡＩＯは信号線ボ
ンディング用パッド、Ｄｉｎはデータ入力信号用バット
、ＷＥはＣＡＳ系・ＷＥ系回路２５のＷＥ回路のバット
、ＲＡＳはＲＡＳ系回路２４のパラ１−１ＶｓｓはＶｓ
ｓ電源用パッド、ｌ１０１−ｌ１０４はＤ　ｏｕｔバッ
ファ２８の用パッド、ＣＡＳはＣＡＳ系・ＷＥ系回路２
５のＣＡＳ系回路の、パッドであり、Ｐ１〜Ｐ３はプロ
ーブテスト用パッドである。
そして、前記各パッドに対応するインナーリードをボン
ディングワイヤ５で電気的に接続するが、例えば、第１
図に示すように、パッドＲＡＳとインナーリードＲＡＳ
とを電気的に接続するボンディングワイヤ５Ａは、パッ
トＡ９とインナーリード八〇を電気的に接続するボンデ
ィングワイヤ５Ｂと交差して設けられている。すなわち
、第６図に示すように、ボンディングワイヤ５Ｂのルー
プの高さをボンディングワイヤ５Ａよりも低くしてショ
ートしないようにしている。
次に、本実施例の樹脂封止型半導体装置の組立工程につ
いて説明する。
第１図乃至第３図に示すように、まず、タブレスリー１
くフレーム１のインナーリード部１５を裏返した状態の
上に、絶縁フィルム２を接着剤３で接着する。絶縁フィ
ルム２としては、１２５μｍの厚さのポリイミド系樹脂
フィルムを用いる。接着剤３としては、例えば、第７図
に示すように、インナーリード部１５側から順にポリエ
ーテルアミドイミド等の熱可塑性の接着剤３Ａ、ポリピ
ロメリット酸イミド、ポリケトンイミ１〜等の熱硬化性
ポリイミド系樹脂接着剤３Ｂを積層した多層接着剤を用
いる。前記絶縁フィルム２の上にベレンＩ−付用熱硬化
性接着剤４Ａにより半導体チップ４の主面側をペレット
付けする。ベレンＩ−付用熱硬化性接着剤４Ａとしては
、例えば、ポリピロメリット酸イミド、ポリケＩ・ンイ
ミド等の熱硬化性ポリイミド系樹脂接着剤の上に非導電
性のペースト材、例えばシリコーンゴム、エポキシゴム
、エポキシ系樹脂、ポリイミド系樹脂等を積層した多層
接着剤を用いる。
次に、前記ペレット付けした各インナーリード部１５の
ボンディング用端子部１５Ａと半導体チップ４の主面上
の各パラＩ〜とをボンディングワイヤ５で電気的に接続
する。このボンディングワイヤ５は、例えば、直径３０
μｍの金（Ａ　ｕ　）ワイヤを用いる。ワイヤボンディ
ングは、例えば、半導体チップ４」二の各パッドＡＯ−
ＡＩＯとボンディングワイヤ５とはウェッジ・ポールボ
ンデング法で接続される。同様に、インナーリード部１
５のボンディング用端子部１５Ａとボンディングワイヤ
５とは、超音波振動を併用した熱圧着で接続される。
インナーリード部１５のボンディングされるボンディン
グ用端子部１５Ａの部分は銀（Ａｇ）メツキされている
。そして、半導体チップ４とインナーリー１一部１５を
ボンディングワイヤ５によって電気的に接続する際に、
半導体チップ４側のパッドのボンディング位置（２点）
を認識して座標を決定し、自動的にワイヤボンディング
を行う。
このワイヤボンディングが終ると、樹脂封止材注入装置
のキャビティの注入口とタブレスリードフレーム１のゲ
ート位置１６との位置合せを行った後、キャビティにレ
ジン（エポキシ系の樹脂）等の樹脂封止材６を注入して
モールドされる。その後アウターリート部１４を所定の
形状に加工して樹脂封止型半導体装置が完成する。
以上の説明かられかるように、本実施例によれば、タブ
レスリードフレーム１のインナーリード部１５を絶縁フ
ィルム２を介在して半導体チップ４の主面上に配置する
ことにより、従来のように半導体チップ４の周辺にイン
ナーリード部１５を配置するスペースが不用となり、そ
の分だけ太きな半導体チップ４の搭載が可能となる。
また、タブレスリードフレーム１のインナーリード部１
５を半導体チップ４の主面上に配置することにより、イ
ンナーリート部１５を配線層として利用することができ
る。すなわち、半導体チップ４の所望の位置からインナ
ーリード部１５へのワイヤボンディングができる。これ
は、絶縁フィルム２を層間絶縁膜としインナーリード部
１５を配線層と考え、スルーホール（コンタクト）をと
れば、どこからでも配線を配設することができることに
なる。
また、半導体チップ４の主面上でワイヤボンディングす
ることにより、半導体チップ４の端部とボンディングワ
イヤ５とのショート（エリアショー１へ）は根本的にな
くなり、ワイヤリングが楽になる。すなわち、半導体チ
ップ４上には接続しても問題のない絶縁フィルム２とイ
ンナーリート１５があるだけであるから、ボンディング
ワイヤ５同志のショー１−のみに注意すればよいことに
なる。
従って、ボンディングワイヤ５のループ高さのみを調整
することで交差ワイヤボンディング（クロスワイヤボン
ディング）も可能となる。これにより、異なる半導体チ
ップ４を用いるしかなかったＳＯＪ型パッケージのよう
な翼なるパッケージにおいても、共通の半導体チップ４
で交差ワイヤボンディング（クロスワイヤボンディング
）することにより製作することができる。
また、ボンディングワイヤ５を低くかつ短くすることが
でき、封止樹脂材６の封止時の流れ方に対して平行にボ
ンディングすることも容易にすることができるので、ボ
ンディングワイヤ５の変形を低減することができる。
また、半導体チップ４のパッドの配置も従来より大幅に
自由度を増すことができる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、前記実施例ではＳＯＪ型パッケージに本発明を
適用した例で説明したが、本発明は、ＺＩＰ型パッケー
ジ、デュアル・インライン・パッケージ（ＤＩＰ）型パ
ッケージにも適用できることは勿論である。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれは、下記の通りである
。
半導体チップの主面−４−でワイヤボンディングするの
で、半導体チップの端部とボンディングワイヤとのショ
ート（エリアシｇ−１ｉは根本的になくすることができ
る。また、ボンディングワイヤのループ高さのみを調整
することにより、交差ワイヤボンディング（クロスワイ
ヤボンディング）が可能となるので、Ｓ○、Ｊ型パッケ
ージのような異なるパッケージでも共通の半導体チップ
で交差ワイヤボンディング（クロスワイヤボンディング
）することにより製作することができる。
【図面の簡単な説明】
第１図は、本発明をＳＯＪ型パッケージの４ＭＤ　ＲＡ
、　Ｍに適用した実施例の樹脂封止型半導体装置のパッ
ケージ内部の構造を説明するための平面図、 第２図は、第１図に示す４　Ｍ　Ｄ　ＲＡ　ＭのＴＩ　
−ＩＴ線で切断した断面図、 第３図は、第１−図に示す４．　Ｍ　Ｄ　ＲＡ　Ｍのｍ
−ｍ線で切断した断面図、 第４図は、第１図に示す半導体チップのレイアラ１−を
説明するための平面図、 第５図は、第１図に示す半導体チップ上のパッドの配置
を示す平面図、 第６図は、第１図に示す交差ワイヤボンディング部分の
拡大図、 第７図は、第１図に示す半導体チップの主面」−にイン
ナーリードを配置する際の接着剤を説明するための図で
ある。 図中、１　・タブレスリードフレーム、２・・・絶縁フ
ィルム、３，４Ａ・・・接着剤、４・・・半導体チップ
、５　ボンディングワイヤ、６・樹脂封止材、１４・・
アウターリード部、１５・・インナーリード部、１５Ａ
・ボンディング用端子部である。

Claims (1)

  1. 【特許請求の範囲】 １、樹脂封止型半導体装置において、半導体チップの主
    面上に絶縁フィルムを設け、該絶縁フィルムの上にタブ
    レスリードのインナーリードを配置し、該インナーリー
    ドと半導体チップ上のパッドをボンディングワイヤで電
    気的に接続した樹脂封止型半導体装置。 ２、前記ボンディングワイヤのループ高さを調整してボ
    ンディングワイヤを交差させたことを特徴とする特許請
    求の範囲第１項に記載の樹脂封止型半導体装置。 ３、前記インナーリードを配線層として用い、チップの
    所定の位置でワイヤボンディングすることを特徴とする
    特許請求の範囲第１項又は第２項に記載の樹脂封止型半
    導体装置。 ４、タブレスリードフレームに前記絶縁フィルムを接着
    し、その上に半導体チップの主面側を接着面としてペレ
    ット付けし、この状態で裏返えしてワイヤボンディング
    を行うことを特徴とする特許請求の範囲第１項乃至第３
    項のいずれか一項に記載の樹脂封止型半導体装置の製造
    方法。
JP63030111A 1988-02-12 1988-02-12 樹脂封止型半導体装置及びその製造方法 Expired - Lifetime JP2706077B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63030111A JP2706077B2 (ja) 1988-02-12 1988-02-12 樹脂封止型半導体装置及びその製造方法
KR1019890001014A KR890013748A (ko) 1988-02-12 1989-01-30 반도체 장치
US07/306,398 US4989068A (en) 1988-02-12 1989-02-06 Semiconductor device and method of manufacturing the same
EP19890301124 EP0329317A3 (en) 1988-02-12 1989-02-06 Semiconductor device having an insulating sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030111A JP2706077B2 (ja) 1988-02-12 1988-02-12 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH01205541A true JPH01205541A (ja) 1989-08-17
JP2706077B2 JP2706077B2 (ja) 1998-01-28

Family

ID=12294667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030111A Expired - Lifetime JP2706077B2 (ja) 1988-02-12 1988-02-12 樹脂封止型半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US4989068A (ja)
EP (1) EP0329317A3 (ja)
JP (1) JP2706077B2 (ja)
KR (1) KR890013748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250840A (en) * 1992-02-24 1993-10-05 Samsung Electronics Co., Ltd. Semiconductor lead frame with a chip having bonding pads in a cross arrangement

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
DE4030771B4 (de) * 1990-09-28 2005-09-08 Infineon Technologies Ag Halbleiterbauelement mit einem in einem Kunststoffgehäuse eingebetteten Halbleiterchip
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JP2501953B2 (ja) * 1991-01-18 1996-05-29 株式会社東芝 半導体装置
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
US5300807A (en) * 1992-01-22 1994-04-05 The United States Of America As Represented By The Secretary Of The Army Thin film detector and method of manufacture
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
EP0576708A1 (de) * 1992-07-01 1994-01-05 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Leiterrahmen
JP2944403B2 (ja) * 1993-12-24 1999-09-06 日本電気株式会社 半導体装置
JP2735509B2 (ja) * 1994-08-29 1998-04-02 アナログ デバイセス インコーポレーテッド 改善された熱放散を備えたｉｃパッケージ
DE4430990C2 (de) * 1994-08-31 2002-10-24 Infineon Technologies Ag Verfahren zur Reinigung der Rückseite eines Chips sowie der Oberfläche von nach außen freiliegenden Teilen der aus dem Chip und einem Träger bestehenden Anordnung
US5548160A (en) * 1994-11-14 1996-08-20 Micron Technology, Inc. Method and structure for attaching a semiconductor die to a lead frame
US6388314B1 (en) 1995-08-17 2002-05-14 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US5903491A (en) * 1997-06-09 1999-05-11 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
EP1061574A1 (en) * 1999-06-17 2000-12-20 Ming-Tung Shen Semiconductor device and method for manufacturing the same
EP1065718A1 (en) * 1999-06-17 2001-01-03 Ming-Tung Shen Semiconductor chip module and method for manufacturing the same
US6627477B1 (en) 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
DE10345247B4 (de) * 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
TWI283488B (en) * 2005-07-27 2007-07-01 Chipmos Technologies Inc Chip package
US7348660B2 (en) * 2005-07-29 2008-03-25 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
TWI273636B (en) * 2005-08-02 2007-02-11 Chipmos Technologies Inc Chip package having asymmetric molding
JP4726679B2 (ja) * 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421168A (en) * 1977-07-18 1979-02-17 Kyushu Nippon Electric Semiconductor
JPS6077432A (ja) * 1983-10-05 1985-05-02 Fujitsu Ltd 半導体装置の製造方法
JPS6143436A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd ボンデイング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541760A (en) * 1978-09-19 1980-03-24 Nec Corp Semiconductor device
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS61258458A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 樹脂封止ｉｃ
JPS62134944A (ja) * 1985-12-06 1987-06-18 Nec Corp 半導体装置
JPS62154769A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd 半導体装置
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421168A (en) * 1977-07-18 1979-02-17 Kyushu Nippon Electric Semiconductor
JPS6077432A (ja) * 1983-10-05 1985-05-02 Fujitsu Ltd 半導体装置の製造方法
JPS6143436A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd ボンデイング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250840A (en) * 1992-02-24 1993-10-05 Samsung Electronics Co., Ltd. Semiconductor lead frame with a chip having bonding pads in a cross arrangement

Also Published As

Publication number Publication date
JP2706077B2 (ja) 1998-01-28
EP0329317A3 (en) 1991-06-12
US4989068A (en) 1991-01-29
EP0329317A2 (en) 1989-08-23
KR890013748A (ko) 1989-09-25

Similar Documents

Publication Publication Date Title
JP2706077B2 (ja) 樹脂封止型半導体装置及びその製造方法
US4951122A (en) Resin-encapsulated semiconductor device
US5583375A (en) Semiconductor device with lead structure within the planar area of the device
US5539250A (en) Plastic-molded-type semiconductor device
US5461255A (en) Multi-layered lead frame assembly for integrated circuits
CN1574323B (zh) 半导体器件
US5898220A (en) Multi-chip device and method of fabrication employing leads over and under processes
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US5585665A (en) Packaged semiconductor device and a leadframe therefor
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
US4934820A (en) Semiconductor device
JP2891692B1 (ja) 半導体装置
JP3494901B2 (ja) 半導体集積回路装置
US6498389B1 (en) Ultra-thin semiconductor package device using a support tape
US6297544B1 (en) Semiconductor device and method for manufacturing the same
JP2000124391A (ja) 半導体装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JP2000114452A (ja) 半導体装置
JPH0485837A (ja) 半導体装置
JPH01235363A (ja) 半導体装置
US6707142B2 (en) Package stacked semiconductor device having pin linking means
JPH05283606A (ja) 半導体装置
JPH01243441A (ja) 半導体装置及びその製造方法
JPH02198163A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11