JPH01206391A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH01206391A JPH01206391A JP63031627A JP3162788A JPH01206391A JP H01206391 A JPH01206391 A JP H01206391A JP 63031627 A JP63031627 A JP 63031627A JP 3162788 A JP3162788 A JP 3162788A JP H01206391 A JPH01206391 A JP H01206391A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- image
- display
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Analysis (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、取込まれた画像データに基づく画像表示を行
う画像表示装置に係り、特に異なる画像の同時表示を可
能とするものに関する。
う画像表示装置に係り、特に異なる画像の同時表示を可
能とするものに関する。
〈従来の技術）
画像表示装置の基本構成を第５図に示す。
この画像表示装置１は、プロセッサバス３に接続され、
プロセッサ２の制御下にある。すなわち、表示用の画像
データ及び画像表示に関する制御データは、プロセッサ
２の制御下でプロセッサバス３を介して表示装置１に転
送される。表示袋＠１は、画像データを記憶する画像表
示用メモリ４と、このメモリ４内の画像データをアナロ
グ信号に変換するＤ／Ａ （ディジタル・アナログ）コ
ンバータ５と、このＤ／Ａコンバータ５の出力を可視化
するＣＲＴデイスプレィ６と、画像表示メモリ４゜Ｄ／
Ａコンバータ５及びＣＲＴデイスプレィ６の動作制御を
司るコントローラ７とを有して成る。
プロセッサ２の制御下にある。すなわち、表示用の画像
データ及び画像表示に関する制御データは、プロセッサ
２の制御下でプロセッサバス３を介して表示装置１に転
送される。表示袋＠１は、画像データを記憶する画像表
示用メモリ４と、このメモリ４内の画像データをアナロ
グ信号に変換するＤ／Ａ （ディジタル・アナログ）コ
ンバータ５と、このＤ／Ａコンバータ５の出力を可視化
するＣＲＴデイスプレィ６と、画像表示メモリ４゜Ｄ／
Ａコンバータ５及びＣＲＴデイスプレィ６の動作制御を
司るコントローラ７とを有して成る。
上記構成において、コントローラ７の制御によって画像
表示メモリ４内に書込まれた画像データは、再びコント
ローラ７の制御により表示系所定のタイミングで読出さ
れ、Ｄ／Ａコンバータ５を介してＣＲＴデイスプレィ６
に送出され、表示される。表示画像の変更は、画像表示
メモリ４の記憶内容の書替えによって行われる。
表示メモリ４内に書込まれた画像データは、再びコント
ローラ７の制御により表示系所定のタイミングで読出さ
れ、Ｄ／Ａコンバータ５を介してＣＲＴデイスプレィ６
に送出され、表示される。表示画像の変更は、画像表示
メモリ４の記憶内容の書替えによって行われる。
ところで、Ｘ線ＣＴ装置等によって１ｑられたＣ丁画像
の表示において、互いに異なる複数枚の画像を同時に表
示したい場合がある。例えばイメージヤによって画像倣
形を行うに際して操作者観測用画像と共にイメージや眼
影用画像を同時に表示する場合や、画像読影診断におい
て複数枚の画像の比較検討を行う場合である。このよう
な画像表示を実現するために従来は、第５図に示すよう
な表示装置１を複数用意し、それらをプロセッサバス３
に接続して異なる画像データを各画像表示装置に転送す
るようにしていた。
の表示において、互いに異なる複数枚の画像を同時に表
示したい場合がある。例えばイメージヤによって画像倣
形を行うに際して操作者観測用画像と共にイメージや眼
影用画像を同時に表示する場合や、画像読影診断におい
て複数枚の画像の比較検討を行う場合である。このよう
な画像表示を実現するために従来は、第５図に示すよう
な表示装置１を複数用意し、それらをプロセッサバス３
に接続して異なる画像データを各画像表示装置に転送す
るようにしていた。
（発明が解決しようとする課題）
しかしながら、上記の構成によれば、画像表示メモリ４
．Ｄ／Ａコンバータ５．ＣＲＴデイスプレィ６、コント
ローラ７の全てが増加することになるため、■装置全体
が大規模になる。■コスト高になる２等の欠点がある。
．Ｄ／Ａコンバータ５．ＣＲＴデイスプレィ６、コント
ローラ７の全てが増加することになるため、■装置全体
が大規模になる。■コスト高になる２等の欠点がある。
そこで本発明は上記の欠点を除去するもので、その目的
とするところは、比較的小規模、安価でありながら、互
いに異なる複数の画像の同時表示を行うことができる画
像表示装置を提供することにある。
とするところは、比較的小規模、安価でありながら、互
いに異なる複数の画像の同時表示を行うことができる画
像表示装置を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明は、互いに異なる画像複数枚分のデータを記憶可
能な画像表示用メモリと、このメモリ内の異なる画像デ
ータを同時に読出すことで複数の画像表示手段への同時
表示を可能とする制御手段とを有するものである。
能な画像表示用メモリと、このメモリ内の異なる画像デ
ータを同時に読出すことで複数の画像表示手段への同時
表示を可能とする制御手段とを有するものである。
（作 用）
従来装置の画像表示用メモリとしては、通常、１０２４
ｘ １０２４マトリクスサイズ程度のものが適用されて
いるが、このマトリクスサイズであれば、表示すイズを
６４０ｘ ５１２とした場合、画像３枚分のデータを記
憶できることになる。そこで、この一つの画像表示メモ
リの物理的構造とアドレス空間との関係を利用して、互
いに異なる画像複数枚分のデータを記憶させ、このメモ
リ内の異なる画像データを制御手段の制御下で同時に読
、出すことにより、複数の画像表示手段への同時表示を
行うことかできる。従って、本発明における画像表示用
メモリの規模は従来装置のそれと大差ない。又、画像表
示用メモリ内の異なる画像データを制御手段の制御下で
同時に読出すようにしているので、画像表示手段が少数
存在するのにもがかわらず、制御手段を形成するハード
ウェアを兼用することができる。それ故に、従来装置の
如く画像表示装置１（第５図参照）を単純に複数台並設
するのに比して、装置全体の規模の縮小化及びコスト低
下を図ることができる。
ｘ １０２４マトリクスサイズ程度のものが適用されて
いるが、このマトリクスサイズであれば、表示すイズを
６４０ｘ ５１２とした場合、画像３枚分のデータを記
憶できることになる。そこで、この一つの画像表示メモ
リの物理的構造とアドレス空間との関係を利用して、互
いに異なる画像複数枚分のデータを記憶させ、このメモ
リ内の異なる画像データを制御手段の制御下で同時に読
、出すことにより、複数の画像表示手段への同時表示を
行うことかできる。従って、本発明における画像表示用
メモリの規模は従来装置のそれと大差ない。又、画像表
示用メモリ内の異なる画像データを制御手段の制御下で
同時に読出すようにしているので、画像表示手段が少数
存在するのにもがかわらず、制御手段を形成するハード
ウェアを兼用することができる。それ故に、従来装置の
如く画像表示装置１（第５図参照）を単純に複数台並設
するのに比して、装置全体の規模の縮小化及びコスト低
下を図ることができる。
（実施例）
以下、本発明を実施例により具体的に説明する。
尚、本実施例では、１ピクセル当りの濃淡情報を４ピツ
ｌ〜で表現する画像データを取扱うものとし、互いに異
なる２枚の画像をそれぞれ２５６Ｘ２５６７１−リクス
で表示する場合について説明する。
ｌ〜で表現する画像データを取扱うものとし、互いに異
なる２枚の画像をそれぞれ２５６Ｘ２５６７１−リクス
で表示する場合について説明する。
第１図は本発明の一実施例を示している。
同図に示すＪ：うに本実施例装置は、マルチプレクリ−
１０，ノット回路１１１画像表示用メモリ１２、第１．
第２のシフトレジスタ１３．１４゜第１．第２のＤ／Ａ
コンバータ１５，１６．ＣＲＴデイスプレィ１７，１８
．コントローラ１つを有して成る。
１０，ノット回路１１１画像表示用メモリ１２、第１．
第２のシフトレジスタ１３．１４゜第１．第２のＤ／Ａ
コンバータ１５，１６．ＣＲＴデイスプレィ１７，１８
．コントローラ１つを有して成る。
ランダムアドレス及びランダムデータは、例えば第５図
の従来装置と同様にプロセッサバス３を介して転送され
る。画像表示用メモリ１２は、例えば第２図に示すよう
に、２５６ｘ ５１２ｘ４ビツト構成でおり、このメモ
リ１２には第１．第２のデュアルポートＲＡＭ （ラン
ダム・アクセス・メモリ）１２ａ、１２ｂが適用されて
いる。第３図はデュアルポートＲＡＭの一般的溝成を示
している。
の従来装置と同様にプロセッサバス３を介して転送され
る。画像表示用メモリ１２は、例えば第２図に示すよう
に、２５６ｘ ５１２ｘ４ビツト構成でおり、このメモ
リ１２には第１．第２のデュアルポートＲＡＭ （ラン
ダム・アクセス・メモリ）１２ａ、１２ｂが適用されて
いる。第３図はデュアルポートＲＡＭの一般的溝成を示
している。
′このデュアルポートＲＡＭは６４ｋｘ４ビツト（２５
６にビット）のもので、ランダムポートとシリアルボー
トとを有する。ランダムボートは４ビツトパラレルデー
タの入出力ポートであり、このパラレルデータのアドレ
スはアドレス入力端子から指定される。また、このアド
レス入力端子からシリアルアドレスをも指定することが
でき、このシリアルアドレスによって特定された２５６
単位のラインデータ（図中ハツチングで示す）は、デー
タトランスファの入力に応じてＲＡＭ内部のシフトレジ
スタに一斉に移される。更にこのシフトレジスタ内のデ
ータは、シフトクロックのタイミングで４ビツトのシリ
アルポートから外部に順次送出される。このようなデュ
アルポートＲＡＭによって画像表示用メモリ１２のバン
クが形成される。
６にビット）のもので、ランダムポートとシリアルボー
トとを有する。ランダムボートは４ビツトパラレルデー
タの入出力ポートであり、このパラレルデータのアドレ
スはアドレス入力端子から指定される。また、このアド
レス入力端子からシリアルアドレスをも指定することが
でき、このシリアルアドレスによって特定された２５６
単位のラインデータ（図中ハツチングで示す）は、デー
タトランスファの入力に応じてＲＡＭ内部のシフトレジ
スタに一斉に移される。更にこのシフトレジスタ内のデ
ータは、シフトクロックのタイミングで４ビツトのシリ
アルポートから外部に順次送出される。このようなデュ
アルポートＲＡＭによって画像表示用メモリ１２のバン
クが形成される。
第１図における第１．第２のデュアルポートＲＡＭ１２
ａ、１２ｂにおいて、ｒＥＮＪはイネーブル端子であり
、ｒＡＪはアドレス入力端子であり、ｌｌ１０」はラン
ダムポートであり、ｒＤＴＪはデータトランスファ入力
端子であり、ｒｓＯＪはシリアルポートであり、ｒｓｃ
Ｊはシフトクロック入力端子である。マルチプレクサ１
０はシステムコントローラ１９の制御下にあり、ランダ
ムアドレスは、このマルチプレクサ１０を介して第１、
第２のデュアルポートＲＡＭ１２ａ、１２ｂにアドレス
入力端子Ａより入力される。このランダムアドレスの上
位（ＭＳＢ）ビットはメモリバンクの切換用に使用され
ている。すなわち、ランダムアドレスの上位ビットは、
第１のデュアルポーｌ−ＲＡＭ１２ａのイネーブル端子
ＥＮに直接入力されるが、第２のデュアルポートＲＡＭ
１２ｂのイネーブル端子ＥＮには、ノット回路１１によ
り反転されてから入力されるようになっている。
ａ、１２ｂにおいて、ｒＥＮＪはイネーブル端子であり
、ｒＡＪはアドレス入力端子であり、ｌｌ１０」はラン
ダムポートであり、ｒＤＴＪはデータトランスファ入力
端子であり、ｒｓＯＪはシリアルポートであり、ｒｓｃ
Ｊはシフトクロック入力端子である。マルチプレクサ１
０はシステムコントローラ１９の制御下にあり、ランダ
ムアドレスは、このマルチプレクサ１０を介して第１、
第２のデュアルポートＲＡＭ１２ａ、１２ｂにアドレス
入力端子Ａより入力される。このランダムアドレスの上
位（ＭＳＢ）ビットはメモリバンクの切換用に使用され
ている。すなわち、ランダムアドレスの上位ビットは、
第１のデュアルポーｌ−ＲＡＭ１２ａのイネーブル端子
ＥＮに直接入力されるが、第２のデュアルポートＲＡＭ
１２ｂのイネーブル端子ＥＮには、ノット回路１１によ
り反転されてから入力されるようになっている。
このため、第１．第２のデュアルポートＲＡＭ１２ａ、
１２ｂが同時にイネーブル状態になることはない。従っ
てこの画像表示用メモリ１２への画像データ書込みにお
いては、第１．第２のデュアルポートＲＡＭ１２ａ、１
２ｂを、連続シターツのメモリ空間として取扱うことが
できる。また、シリアルアドレス、データトランスファ
、シフ１〜クロツクはシステムコントローラ１９より出
力され、第１．第２のデュアルポートＲＡＭ１２ａ。
１２ｂが同時にイネーブル状態になることはない。従っ
てこの画像表示用メモリ１２への画像データ書込みにお
いては、第１．第２のデュアルポートＲＡＭ１２ａ、１
２ｂを、連続シターツのメモリ空間として取扱うことが
できる。また、シリアルアドレス、データトランスファ
、シフ１〜クロツクはシステムコントローラ１９より出
力され、第１．第２のデュアルポートＲＡＭ１２ａ。
１２ｂにあける各入力端子Ａ、ＤＴ、ＳＣに入力される
。ここで本発明における制御手段は、このコントローラ
１９により機能的に実現される。尚、実際には、ライト
イネーブル（ＷＥ＞、ローアドレスストローブ（ＲＡＳ
）、カラムアドレスストローブ（ＣＡＳ）等の信号が必
要でおるが、それらについては説明の便宜上、省略する
。
。ここで本発明における制御手段は、このコントローラ
１９により機能的に実現される。尚、実際には、ライト
イネーブル（ＷＥ＞、ローアドレスストローブ（ＲＡＳ
）、カラムアドレスストローブ（ＣＡＳ）等の信号が必
要でおるが、それらについては説明の便宜上、省略する
。
コントローラ１つの制御下でデュアルポートＲＡＭ１２
ａ、１２ｂの各シリアルポートＳＯから送出されたデー
タはそれぞれ後段に配置されたシ゛ フトレジスタ１３
．１４を介して第１．第２のＤ／Ａコンバータ１５．１
６に取込まれ、ここでアナログ信号に変換された後に第
１．第２のＣＲＴデイスプレィ１７．１８に取込まれる
ようになっている。シフトレジスタ、Ｄ／Ａコンバータ
。
ａ、１２ｂの各シリアルポートＳＯから送出されたデー
タはそれぞれ後段に配置されたシ゛ フトレジスタ１３
．１４を介して第１．第２のＤ／Ａコンバータ１５．１
６に取込まれ、ここでアナログ信号に変換された後に第
１．第２のＣＲＴデイスプレィ１７．１８に取込まれる
ようになっている。シフトレジスタ、Ｄ／Ａコンバータ
。
ＣＲＴデイスプレィはそれぞれ２個存在するが、それら
はシステムコントローラ１９の制御により同一のタイミ
ングで動作するようになっている。
はシステムコントローラ１９の制御により同一のタイミ
ングで動作するようになっている。
ここで、第１．第２のＣＲＴデイスプレィ１７゜１８が
、本発明における画像表示手段の一例である。
、本発明における画像表示手段の一例である。
次に、上記のように構成された実施例装置の作用につい
て説明する。
て説明する。
画像表示用メモリ１２への画像データ書込みは次のよう
に行われる。
に行われる。
コントローラ１９の制御によりマルチプレクサ１０は、
ランダムアドレスを選択してそれを第１゜第２のデュア
ルポーＩ”ＲＡＭ１２ａ、１２ｂに送出し得る状態とな
る。この状態でデュアルポーＩ〜ＲＡＭ１２ａ又は１２
ｂに４ビツト／ピクセルの画像データが書込まれる。画
像データの書込みはランダムボートＩ１０より行われる
。
ランダムアドレスを選択してそれを第１゜第２のデュア
ルポーＩ”ＲＡＭ１２ａ、１２ｂに送出し得る状態とな
る。この状態でデュアルポーＩ〜ＲＡＭ１２ａ又は１２
ｂに４ビツト／ピクセルの画像データが書込まれる。画
像データの書込みはランダムボートＩ１０より行われる
。
ランダムアドレスの上位ビットがメモリバンク切換用と
なっているため、この上位ピッｌへの状態に応じて、第
１．第２のデュアルポートＲＡＭ１２ａ、１２ｂに択一
的に画像データが書込まれることになる。
なっているため、この上位ピッｌへの状態に応じて、第
１．第２のデュアルポートＲＡＭ１２ａ、１２ｂに択一
的に画像データが書込まれることになる。
ここで、互いに異なる第１．第２のＣＴ両画像Ｘ線ＣＴ
装置において得られた断層画像）Ｐｌ。
装置において得られた断層画像）Ｐｌ。
Ｐｌをそれぞれ第１．第２のＣＲＴデイスプレィ１７．
１８に表示するものとすると、第１のデュアルポートＲ
ＡＭ１２ａ内には第１のＣＴ両画像１のデータが書込ま
れ、第２のデュアルポートＲＡＭ”１２ｂ内には第２の
ＣＴ両画像２のデータが書込まれることになる。第４図
は画像表示用メモリ１２に書込まれた第１．第２のＣＴ
両画Ｐ１ 。
１８に表示するものとすると、第１のデュアルポートＲ
ＡＭ１２ａ内には第１のＣＴ両画像１のデータが書込ま
れ、第２のデュアルポートＲＡＭ”１２ｂ内には第２の
ＣＴ両画像２のデータが書込まれることになる。第４図
は画像表示用メモリ１２に書込まれた第１．第２のＣＴ
両画Ｐ１ 。
Ｐ２を模式的に示している。
この画像表示用メモリ１２からの画像データ読出し及び
その表示は次のにうに行われる。
その表示は次のにうに行われる。
コントローラ１９の制御によりマルチプレクサ１０は、
シリアルアドレスを選択してそれを第１゜第２のデュア
ルポートＲＡＭ１２ａ、１２ｂに送出し得る状態となる
。この状態でシリアルアドレスか第１．第２のデュアル
ポートＲＡＭ１２ａ。
シリアルアドレスを選択してそれを第１゜第２のデュア
ルポートＲＡＭ１２ａ、１２ｂに送出し得る状態となる
。この状態でシリアルアドレスか第１．第２のデュアル
ポートＲＡＭ１２ａ。
１２ｂにアドレス入力端子Ａより同時に入力される。ま
た、第１．第２のデュアルポートＲＡＭ１２ａ、１２ｂ
には、データトランスファ入力端子Ｄ Ｔ 、、１：リ
データトランスファが同時に入力され、更に、シフトク
ロック入力端子ＳＣよりシフトクロックが同時に入力さ
れる。この結果、第１．第２のデュアルポートＲＡＭ１
２ａ、１２ｂのシルアルボートＳＯより、それぞれ第１
．第２のＣＴ両画Ｐ１ 、Ｐ２のデータが同時に続出さ
れることになる。つまり、コントローラ１９の制御によ
り、互いに異なる第１．第２のＣＴ両画Ｐ１ 、Ｐ２の
データが同時に読出されるのである。
た、第１．第２のデュアルポートＲＡＭ１２ａ、１２ｂ
には、データトランスファ入力端子Ｄ Ｔ 、、１：リ
データトランスファが同時に入力され、更に、シフトク
ロック入力端子ＳＣよりシフトクロックが同時に入力さ
れる。この結果、第１．第２のデュアルポートＲＡＭ１
２ａ、１２ｂのシルアルボートＳＯより、それぞれ第１
．第２のＣＴ両画Ｐ１ 、Ｐ２のデータが同時に続出さ
れることになる。つまり、コントローラ１９の制御によ
り、互いに異なる第１．第２のＣＴ両画Ｐ１ 、Ｐ２の
データが同時に読出されるのである。
第１．第２のデュアルポートＲＡＭ１２ａ。
１２ｂの各シリアルポートＳＯより出力されたＣ丁画像
データは、それぞれ第１．第２のシフ１ヘレジスタ１３
．１４ににリタイミング調整され、第１、第２のＤ／Ａ
コンバータ１５．１６によりアナログ信号に変換された
後に第１．第２のＣＲＴデイスプレィ１７．１８に取込
まれ、ここで可視化される。従って、第１．第２のデイ
スプレィ１７．１８には、互いに異なるＣＴ両画Ｐ１゜
Ｐ２が同時に表示される。
データは、それぞれ第１．第２のシフ１ヘレジスタ１３
．１４ににリタイミング調整され、第１、第２のＤ／Ａ
コンバータ１５．１６によりアナログ信号に変換された
後に第１．第２のＣＲＴデイスプレィ１７．１８に取込
まれ、ここで可視化される。従って、第１．第２のデイ
スプレィ１７．１８には、互いに異なるＣＴ両画Ｐ１゜
Ｐ２が同時に表示される。
このように本実施例装置においては、画像表示用メモリ
１２内に、互いに異なる画像複数枚力のデータを記憶さ
せ、このメモリ１２内の異なる画像データをコントロー
ラ１９の制御下で同時に読出すことにより、各ＣＲＴデ
イスプレィ１７゜１８への同時表示を可能としてるため
、ＣＲＴデイスプレィが２台存在するのにもかかわらず
、コントローラ１９を兼用することができる。また、本
実施例装置では画像表示用メモリ１２の記憶容量を２５
６Ｘ ５１２Ｘ４ビツトとしたが、従来装置においても
表示マ］〜リクスより大きいメモリを適用するのは通常
であり、画像表示用メモリ１２は規模的に従来装置のそ
れと大差はない。
１２内に、互いに異なる画像複数枚力のデータを記憶さ
せ、このメモリ１２内の異なる画像データをコントロー
ラ１９の制御下で同時に読出すことにより、各ＣＲＴデ
イスプレィ１７゜１８への同時表示を可能としてるため
、ＣＲＴデイスプレィが２台存在するのにもかかわらず
、コントローラ１９を兼用することができる。また、本
実施例装置では画像表示用メモリ１２の記憶容量を２５
６Ｘ ５１２Ｘ４ビツトとしたが、従来装置においても
表示マ］〜リクスより大きいメモリを適用するのは通常
であり、画像表示用メモリ１２は規模的に従来装置のそ
れと大差はない。
従って、従来装置の如く画像表示装置１（第５図参照）
を単純に視数台並設することによって異なる画像表示を
可能とする場合に比して、本実施例装置は全体として小
型化が図れ設置スペース的にも有利となるし、コスト低
下も容易である。また、第１．第２のＣＲＴデイスプレ
ィ１７．１８の表示画像は、第１．第２のデュアルポー
トＲＡＭ１２ａ、１２ｂの内容を書替えることにより容
易に変更できる。更に、イメージヤによって画像ｌｆｉ
影を行う場合に、一方のＣＲＴデイスプレィに主画像を
表示し、他方のＣＲＴデイスプレィに撮影用画像を表示
するようにすれば、主画像表示とは無関係にイメージＶ
による画像倣形を行うことができる。
を単純に視数台並設することによって異なる画像表示を
可能とする場合に比して、本実施例装置は全体として小
型化が図れ設置スペース的にも有利となるし、コスト低
下も容易である。また、第１．第２のＣＲＴデイスプレ
ィ１７．１８の表示画像は、第１．第２のデュアルポー
トＲＡＭ１２ａ、１２ｂの内容を書替えることにより容
易に変更できる。更に、イメージヤによって画像ｌｆｉ
影を行う場合に、一方のＣＲＴデイスプレィに主画像を
表示し、他方のＣＲＴデイスプレィに撮影用画像を表示
するようにすれば、主画像表示とは無関係にイメージＶ
による画像倣形を行うことができる。
以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、種々の変形実施が
可能であるのは言うまでもない。
記実施例に限定されるものではなく、種々の変形実施が
可能であるのは言うまでもない。
例えば上記実施例では第１．第２のデュアルポートＲＡ
Ｍ１２ａ、１２ｂを有して画像表示用メモリ１″２を形
成したものについて説明したが、通常のダイナミックＲ
ＡＭを使用して画像表示用メモリを形成してもよい。ま
た、上記実施例における第１．第２ （７） Ｔ’ ニ
ア ／Ｌ／ポートＲ’ＡＭ１２ａ。
Ｍ１２ａ、１２ｂを有して画像表示用メモリ１″２を形
成したものについて説明したが、通常のダイナミックＲ
ＡＭを使用して画像表示用メモリを形成してもよい。ま
た、上記実施例における第１．第２ （７） Ｔ’ ニ
ア ／Ｌ／ポートＲ’ＡＭ１２ａ。
１２ｂは画像表示用メモリ１２のバンクを形成するもの
であるから、表示マトリクスや表示対象となる画像デー
タのビット数に応じてＲＡＭの数を適宜に決定すること
ができる。
であるから、表示マトリクスや表示対象となる画像デー
タのビット数に応じてＲＡＭの数を適宜に決定すること
ができる。
更に、上記実施例では第１．第２のＣＲＴデイスプレィ
１７．１８に異なる画像を同時表示する場合についての
み説明したが、この表示モードと、両デイスプレィ１７
．１８に同一の画像を同時表示するモードあるいは一方
のデイスプレィのみ使用して画像表示するモード等との
切換えを行う制御系を付加して、それら各表示モードを
必要に応じて切換えるようにしてもよい。この制御系は
例えば画像表示用メモリ１２の出力側から第１．第２の
ＣＲＴデイスプレィ１７．１８に至る画像データ伝達経
路の切換制御を行うようにすればよいから、容易に実現
できる。
１７．１８に異なる画像を同時表示する場合についての
み説明したが、この表示モードと、両デイスプレィ１７
．１８に同一の画像を同時表示するモードあるいは一方
のデイスプレィのみ使用して画像表示するモード等との
切換えを行う制御系を付加して、それら各表示モードを
必要に応じて切換えるようにしてもよい。この制御系は
例えば画像表示用メモリ１２の出力側から第１．第２の
ＣＲＴデイスプレィ１７．１８に至る画像データ伝達経
路の切換制御を行うようにすればよいから、容易に実現
できる。
尚、画像表示用メモリ内に３枚以上の画像データを記憶
させることにより、３枚以上の画像の同時表示を行うこ
ともできる。
させることにより、３枚以上の画像の同時表示を行うこ
ともできる。
［発明の効果］
以上詳述したように本発明によれば、画像表示用メモリ
の物理的構成とアドレス空間との関係を利用することに
より、比較的小規模、安価でありながら、互いに異なる
複数の画像の同時表示を行い得る画像表示装置を提供す
ることができる。
の物理的構成とアドレス空間との関係を利用することに
より、比較的小規模、安価でありながら、互いに異なる
複数の画像の同時表示を行い得る画像表示装置を提供す
ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
画像表示用メモリの説明図、第３図はデュアルポートＲ
ＡＭの説明図、第４図は画像表示用メモリ内の画像説明
図、第５図は従来装置のブロック図である。 １２・・・画像表示用メモリ、 １７、１８・・・ＣＲＴデイスプレィ（画像表示手段）
、１９・・・コントローラ（制御手段）。 第４図 第５図
画像表示用メモリの説明図、第３図はデュアルポートＲ
ＡＭの説明図、第４図は画像表示用メモリ内の画像説明
図、第５図は従来装置のブロック図である。 １２・・・画像表示用メモリ、 １７、１８・・・ＣＲＴデイスプレィ（画像表示手段）
、１９・・・コントローラ（制御手段）。 第４図 第５図
Claims (2)
- （１）複数の画像表示手段を備え、各画像表示手段毎に
異なる画像の表示を行い得る画像表示装置において、互
いに異なる画像複数枚分のデータを記憶可能な画像表示
用メモリと、このメモリ内の異なる画像データを同時に
読出すことで上記画像表示手段への同時表示を可能とす
る制御手段とを有することを特徴とする画像表示装置。 - （２）デュアルポートＲＡＭを複数個有して上記の画像
表示用メモリを形成した請求項１記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63031627A JPH01206391A (ja) | 1988-02-12 | 1988-02-12 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63031627A JPH01206391A (ja) | 1988-02-12 | 1988-02-12 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01206391A true JPH01206391A (ja) | 1989-08-18 |
Family
ID=12336451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63031627A Pending JPH01206391A (ja) | 1988-02-12 | 1988-02-12 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01206391A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003244104A (ja) * | 2002-02-21 | 2003-08-29 | Ntt Advanced Technology Corp | 漏洩電磁波による情報再生の防止方法、及び情報機器 |
| JP2006258862A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ten Ltd | 表示制御装置および情報処理装置 |
-
1988
- 1988-02-12 JP JP63031627A patent/JPH01206391A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003244104A (ja) * | 2002-02-21 | 2003-08-29 | Ntt Advanced Technology Corp | 漏洩電磁波による情報再生の防止方法、及び情報機器 |
| JP2006258862A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ten Ltd | 表示制御装置および情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0176801A2 (en) | A peripheral apparatus for image memories | |
| EP0398510B1 (en) | Video random access memory | |
| GB2202978A (en) | Video apparatus employing vrams | |
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| US5257237A (en) | SAM data selection on dual-ported DRAM devices | |
| US5450355A (en) | Multi-port memory device | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JP2931412B2 (ja) | 連続ページランダムアクセスメモリと、連続ページランダムアクセスメモリを使用するシステムおよび方法 | |
| JP3550510B2 (ja) | ダイナミックランダムアクセスメモリデバイス、データ転送システム及びデータ書き込み方法 | |
| JPS59229593A (ja) | 画像メモリ制御方式 | |
| JPH08211849A (ja) | 表示制御装置 | |
| JP3002951B2 (ja) | 画像データ記憶制御装置 | |
| JP3129017B2 (ja) | 画像処理装置 | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JPH0367294A (ja) | 表示制御装置 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPH08146933A (ja) | 表示制御装置 | |
| JPS60159930A (ja) | デイスプレイ装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH04195190A (ja) | 表示メモリ用アドレス変換装置 | |
| JP2000232623A (ja) | 映像メモリ回路 | |
| JPH05113768A (ja) | フレームメモリ回路 | |
| JPS59119387A (ja) | デイスプレイ表示制御方式 | |
| JPH0844617A (ja) | 画像処理装置 | |
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 |