JPS59229593A - 画像メモリ制御方式 - Google Patents
画像メモリ制御方式Info
- Publication number
- JPS59229593A JPS59229593A JP58105596A JP10559683A JPS59229593A JP S59229593 A JPS59229593 A JP S59229593A JP 58105596 A JP58105596 A JP 58105596A JP 10559683 A JP10559683 A JP 10559683A JP S59229593 A JPS59229593 A JP S59229593A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- plane
- memory plane
- planes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は画像メモリとして書込み専用メモリプレーンと
読出し専用メモリプレーンとを具えたデータ石埋装置で
、メモリプレーンの個数ｔ−減少し効率よく所定の表示
画面を作成することのできる画像メモリ制御方式に関す
るものである。
読出し専用メモリプレーンとを具えたデータ石埋装置で
、メモリプレーンの個数ｔ−減少し効率よく所定の表示
画面を作成することのできる画像メモリ制御方式に関す
るものである。
（２）従来技術と問題点
従来、画像メモリに画像や文字を調速に簀込むためには
■アクセスタイムの短いメモリを使用する、■−箸込み
専用メモリ、続出し専用メモリ金柑いて舊込み可能時間
を多くすることによｐ調速化することが考えられる。
■アクセスタイムの短いメモリを使用する、■−箸込み
専用メモリ、続出し専用メモリ金柑いて舊込み可能時間
を多くすることによｐ調速化することが考えられる。
しかし、これら両方とも価格と形状の壇大金招く欠点が
ある。
ある。
第１図は従来の■の方式の誉込み、ｄ出し専用メモリプ
レーンをもつ装置における画像メモリのアクセスの方法
である。
レーンをもつ装置における画像メモリのアクセスの方法
である。
同図において、１はベクトルジェネレータなどから薔込
むための書込みアドレスｔｉＪ１回路、２は淡水用アド
レス計算回路、６は斎込み専用メモリプレーンから読出
し専用メモリプレーンへ誉込み金行なうための転送アド
レス計算回路、４α〜４ｎ は各書込み専用メモリプレ
ーン、５ａ〜５ｎは４α〜４ｎに対応した続出し専用メ
モリプレーン、６ｃＬは書込み用アドレスと転送アドレ
スを切替えるマルチプレクサ、６ｂは表示用アドレスと
転送アドレスを切替えるマルチプレクサである。７はマ
ルチプレクチを制御するタイミング制御回路、さらに８
は優先表示や重畳表示を実現させるための表示制御回路
である。それぞれの図形１’＃ ＠ Ｕ制御情報によシ
蓄込むべきメモリが舊込み専用メモリプレーン４α〜４
ｎの中から選択され、アドレス計算回路１で計算された
アドレスがマルチプレクサ６ａを経由して与えられ、書
込み専用メモリプレーン４α〜４ｎに書込まれる。書込
み専用メモリプレーン４ａ〜４ｎが上記のことを行なっ
ている間に、続出し専用メモリプレーン５α〜５ｎは表
示用アドレス計算回路２によって計算されたアドレスが
マルチプレクサ６ｂを経由して与えられ、データの妖示
を行なっている。
むための書込みアドレスｔｉＪ１回路、２は淡水用アド
レス計算回路、６は斎込み専用メモリプレーンから読出
し専用メモリプレーンへ誉込み金行なうための転送アド
レス計算回路、４α〜４ｎ は各書込み専用メモリプレ
ーン、５ａ〜５ｎは４α〜４ｎに対応した続出し専用メ
モリプレーン、６ｃＬは書込み用アドレスと転送アドレ
スを切替えるマルチプレクサ、６ｂは表示用アドレスと
転送アドレスを切替えるマルチプレクサである。７はマ
ルチプレクチを制御するタイミング制御回路、さらに８
は優先表示や重畳表示を実現させるための表示制御回路
である。それぞれの図形１’＃ ＠ Ｕ制御情報によシ
蓄込むべきメモリが舊込み専用メモリプレーン４α〜４
ｎの中から選択され、アドレス計算回路１で計算された
アドレスがマルチプレクサ６ａを経由して与えられ、書
込み専用メモリプレーン４α〜４ｎに書込まれる。書込
み専用メモリプレーン４ａ〜４ｎが上記のことを行なっ
ている間に、続出し専用メモリプレーン５α〜５ｎは表
示用アドレス計算回路２によって計算されたアドレスが
マルチプレクサ６ｂを経由して与えられ、データの妖示
を行なっている。
これらの曹込みと表示は独立に行なわれている。
表示をしない水平および垂直フライバックの時間に、書
込み専用プレーン４α〜４ｎへの１込みを一旦中断し、
マルチプレクサ６α、６ｂを切替えて転送アドレスを用
いてそれぞれの曹込み専用メモリプレーン４α〜４ｎか
ら対応するｄ出し専用メモリプレーン５α〜５ｎへデー
タを転送する。読出し専用メモリプレーン５α〜５ｎか
ら出力されたデータＤ１＋Ｄ２ｒ・・・＋ Ｄｎは表示
制御回路８に入力され、優先表示や重畳表示の制御に応
じて変快さｎてブラウン・ａ等の衣示部に送られる。
込み専用プレーン４α〜４ｎへの１込みを一旦中断し、
マルチプレクサ６α、６ｂを切替えて転送アドレスを用
いてそれぞれの曹込み専用メモリプレーン４α〜４ｎか
ら対応するｄ出し専用メモリプレーン５α〜５ｎへデー
タを転送する。読出し専用メモリプレーン５α〜５ｎか
ら出力されたデータＤ１＋Ｄ２ｒ・・・＋ Ｄｎは表示
制御回路８に入力され、優先表示や重畳表示の制御に応
じて変快さｎてブラウン・ａ等の衣示部に送られる。
この方式では書込み専用メモリプレーンとｄ出し専用メ
モリプレーンが設計意図にもよるがそれぞれ各色２文字
２画像など別に必要となるので価格的にも形状的にも非
常に大きなものとなる。
モリプレーンが設計意図にもよるがそれぞれ各色２文字
２画像など別に必要となるので価格的にも形状的にも非
常に大きなものとなる。
（３）発明の目的
本発明の目的は画慮メモリとして誉込φ専用メモリプレ
ーンと読出し専用メモリプレーンとを具えた装置で、メ
モリプレーンの個ｄ、＊減少しかつ図形の優先表示とｉ
畳表示等の情報表示の機能を失なうことなく高速表示で
きる画像メモリ制御方式を提供することである。
ーンと読出し専用メモリプレーンとを具えた装置で、メ
モリプレーンの個ｄ、＊減少しかつ図形の優先表示とｉ
畳表示等の情報表示の機能を失なうことなく高速表示で
きる画像メモリ制御方式を提供することである。
（４）発明の構成
前記目的を達成するため、本発明の画像メモリ制御方式
は画像メモリとして書込み専用メモリプレーンと読出し
専用メモリプレーンとを具えたデータ処理装置において
、複数の舊込み専用メモリプレーンと、それらの共通の
単一の読出し専用メモリプレーンとで構成されるメモリ
システムと、該書込み専用メモリプレーンと該続出し専
用メモリプレーンとの間に各書込み専用メモリプレーン
同士の優先、ｉＬ畳に応じて畜込み専用メモリプレーン
から絖出し専用メモリプレーンへのデータ転送を制御す
る回路を設けたことを特徴とするものである。
は画像メモリとして書込み専用メモリプレーンと読出し
専用メモリプレーンとを具えたデータ処理装置において
、複数の舊込み専用メモリプレーンと、それらの共通の
単一の読出し専用メモリプレーンとで構成されるメモリ
システムと、該書込み専用メモリプレーンと該続出し専
用メモリプレーンとの間に各書込み専用メモリプレーン
同士の優先、ｉＬ畳に応じて畜込み専用メモリプレーン
から絖出し専用メモリプレーンへのデータ転送を制御す
る回路を設けたことを特徴とするものである。
（５）発明の実施例
第２図は本発明の実施例の構成説明図でるる。
同図において、第１図と異なる点は５α〜５ｎの続出し
専用メモリプレーンと８の表示制御回路の代シに、１１
の転送制御回路と１２の単一の続出し専用メモリプレー
ンとしたことである。他の構成は５ｇ１図のとおシであ
る。
専用メモリプレーンと８の表示制御回路の代シに、１１
の転送制御回路と１２の単一の続出し専用メモリプレー
ンとしたことである。他の構成は５ｇ１図のとおシであ
る。
前述のように、容色１文字１画像男１」など設計、啄図
によって設けられた畜込み専用メモリプレーン少ら出力
されるデータに対し、転送制御回路１１により優先表示
や重畳表示を０Ｔ能とする変換を行なう。
によって設けられた畜込み専用メモリプレーン少ら出力
されるデータに対し、転送制御回路１１により優先表示
や重畳表示を０Ｔ能とする変換を行なう。
すなわち、蓄込み専用メモリプレーン力１ら出力される
データｏｗｔ〜Ｄｗｎは変換式Ｄｏ ＝ｆ （Ｄｗｌｒ
０ｗ２＋・・・ｔ Ｄｗｎ ）によシ変換出力Ｄｏで
示す唯一のデータが得られ、続出し専用メモリプレーン
として共通の単一のメモリプレーン１２とすること力五
可ｎ目となる。この転送制御を行なうには、図には８己
載のない情報処理装置からアドレス対応にｍｕ呻属性を
与えるか、または書込み専用メモリプレーンにアドレス
対応の制御属性を誉込んだプレーンンを追〃口して制御
を行なうこともできる。何れにしても、関数ｆは設計者
の意図により設計される。セしてｆをいくつか用意して
制御信号で波光表示１重畳表示等に切替えて実施するこ
とができる。
データｏｗｔ〜Ｄｗｎは変換式Ｄｏ ＝ｆ （Ｄｗｌｒ
０ｗ２＋・・・ｔ Ｄｗｎ ）によシ変換出力Ｄｏで
示す唯一のデータが得られ、続出し専用メモリプレーン
として共通の単一のメモリプレーン１２とすること力五
可ｎ目となる。この転送制御を行なうには、図には８己
載のない情報処理装置からアドレス対応にｍｕ呻属性を
与えるか、または書込み専用メモリプレーンにアドレス
対応の制御属性を誉込んだプレーンンを追〃口して制御
を行なうこともできる。何れにしても、関数ｆは設計者
の意図により設計される。セしてｆをいくつか用意して
制御信号で波光表示１重畳表示等に切替えて実施するこ
とができる。
このための制御用書込み専用メモリプレーンをもつたと
しても、読出し専用メモリプレーンを単一とした効果に
より大幅にメモリを減少させることができる。
しても、読出し専用メモリプレーンを単一とした効果に
より大幅にメモリを減少させることができる。
さらにカラー画像を対象とした装置のように、複数の書
込み専用プレーンとそれらの共通の単一読出し専用プレ
ーンとｆｔ複数セット具えた装置にひいても、今まで説
明したことが適用される。
込み専用プレーンとそれらの共通の単一読出し専用プレ
ーンとｆｔ複数セット具えた装置にひいても、今まで説
明したことが適用される。
（６）発明の詳細
な説明したように、本発明によれば、谷蓬込専用メモリ
プレーンの外、転送制御回路と単一の続出し専用メモリ
プレーンとを具えることによシ、少ないメモリプレーン
個数で高速の簀込速度を維持することができるので、回
路の貨車化に幼果があシ、価格容積の低減に薔与すると
ころが大きいものである。
プレーンの外、転送制御回路と単一の続出し専用メモリ
プレーンとを具えることによシ、少ないメモリプレーン
個数で高速の簀込速度を維持することができるので、回
路の貨車化に幼果があシ、価格容積の低減に薔与すると
ころが大きいものである。
第１図は従来例の傳Ｊ戊説明図、第２図は本発明の実施
例の構成説明図であシ、図中１は舊込みアドレス計算回
路、２は弐示用アトＶス計算回路、３は転送用アドレス
計算回路、４α〜４ｎは磐込専用メモリプレーン、６α
、６ｂはマルチブレフサ、７はタイミング制御回路、１
１は転送市１ｊ御回路、１２は読出し専用メモリプレー
ンを示す。 特許出願人 富士通株式公社 復代理人 弁理士 出 坂 善 重
例の構成説明図であシ、図中１は舊込みアドレス計算回
路、２は弐示用アトＶス計算回路、３は転送用アドレス
計算回路、４α〜４ｎは磐込専用メモリプレーン、６α
、６ｂはマルチブレフサ、７はタイミング制御回路、１
１は転送市１ｊ御回路、１２は読出し専用メモリプレー
ンを示す。 特許出願人 富士通株式公社 復代理人 弁理士 出 坂 善 重
Claims (2)
- （１）画像メモリとして書込み専用メモリプレーンと続
出し専用メモリプレーンとを具えたデータ処理装置にお
いて、複数の舊込み専用メモリプレーン番、それらの共
通の単一の続出し専用メモリプレーンとで構成されるメ
モリシステムと、該書込み専用メモリプレーンと該続出
し専用メモリプレーンと、の間ｖｃ谷謔込み専用メモリ
プレーン同士の優先、ｉ／ｉに応じて蓄込み専用メモリ
プレーンから読出し専用メモリプレーンへのデータ伝送
を制御する回路ｔ−設けたことをｑ＃黴とする画成メモ
リ制御方式。 - （２） ＋！ｉ記メ子メモリシステム！Ｌ？ａ個具えた
ことを特徴とする特許請求の範囲第１項記載の画像メモ
リ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105596A JPS59229593A (ja) | 1983-06-13 | 1983-06-13 | 画像メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105596A JPS59229593A (ja) | 1983-06-13 | 1983-06-13 | 画像メモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229593A true JPS59229593A (ja) | 1984-12-24 |
| JPH0120430B2 JPH0120430B2 (ja) | 1989-04-17 |
Family
ID=14411876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58105596A Granted JPS59229593A (ja) | 1983-06-13 | 1983-06-13 | 画像メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229593A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219080A (ja) * | 1985-03-25 | 1986-09-29 | 株式会社日立製作所 | 文字の高速展開方法 |
| JPS62151895A (ja) * | 1985-12-26 | 1987-07-06 | パイオニア株式会社 | 画像出力装置 |
| JPS63104084A (ja) * | 1986-10-22 | 1988-05-09 | 株式会社日立製作所 | Ｃｒｔコントロ−ラ |
| JPS63163889A (ja) * | 1986-12-26 | 1988-07-07 | 株式会社東芝 | 画像処理装置 |
| JPH01135189A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 画像メモリ |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
-
1983
- 1983-06-13 JP JP58105596A patent/JPS59229593A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219080A (ja) * | 1985-03-25 | 1986-09-29 | 株式会社日立製作所 | 文字の高速展開方法 |
| JPS62151895A (ja) * | 1985-12-26 | 1987-07-06 | パイオニア株式会社 | 画像出力装置 |
| JPS63104084A (ja) * | 1986-10-22 | 1988-05-09 | 株式会社日立製作所 | Ｃｒｔコントロ−ラ |
| JPS63163889A (ja) * | 1986-12-26 | 1988-07-07 | 株式会社東芝 | 画像処理装置 |
| JPH01135189A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 画像メモリ |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120430B2 (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2134447C1 (ru) | Устройство пересылки данных и видеоигровое устройство, в котором оно используется | |
| CA1237529A (en) | Peripheral apparatus for image memories | |
| US5585863A (en) | Memory organizing and addressing method for digital video images | |
| EP0398510A2 (en) | Video random access memory | |
| US5896322A (en) | Multiple-port ring buffer | |
| JPH0120430B2 (ja) | ||
| JPH0547174A (ja) | マルチポートメモリ | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPH0443594B2 (ja) | ||
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPH10162131A (ja) | 画像処理装置 | |
| JPS59119387A (ja) | デイスプレイ表示制御方式 | |
| JPH01206391A (ja) | 画像表示装置 | |
| JPS59223880A (ja) | 画像処理方法および装置 | |
| JPS61128323A (ja) | グラフイツクデイスプレイ装置 | |
| JPS6037595A (ja) | テキスト・グラフィック表示方式 | |
| JP2002132249A (ja) | 表示システム、表示装置及び表示方法 | |
| JPS62297895A (ja) | ふちどり表示方式 | |
| JPS60192988A (ja) | 表示装置 | |
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| KR19980068128A (ko) | 화상 메모리장치 | |
| JPS6332588A (ja) | 表示制御装置 |