JPH0844617A

JPH0844617A - 画像処理装置

Info

Publication number: JPH0844617A
Application number: JP6197217A
Authority: JP
Inventors: Yoshihiro Kaneko; ▲よし▼宏金子
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-07-29
Filing date: 1994-07-29
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】本発明は、画像処理装置において、１つの画像
メモリを用いて多値画像及び２値画像が切替え画像表示
し得る。【構成】１つの画像メモリ（６Ａ〜６Ｄ）に多値画像及
び又は２値画像のデイジタル画像データを混在して記憶
させることにより多値画像又は２値画像を切替えて画像
表示することができると共に、画像メモリ（６Ａ〜６
Ｄ）の記憶容量を効率良く使用できる。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。産業上の利用分野従来の技術（図８）発明が解決しようとする課題課題を解決するための手段（図１〜図６）作用（図７）実施例（図１〜図７）発明の効果

【０００２】

【産業上の利用分野】本発明は画像処理装置に関し、特
に多値画像と２値画像の両方のデイジタル画像データの
画像表示に対応するものに適用し得る。

【０００３】

【従来の技術】従来、画像処理装置では、アナログビデ
オ信号をアナログデイジタル変換してフレームバツフア
に一旦格納し、その格納データに対してデイジタル信号
処理し、その結果をデイジタルアナログ変換してモニタ
に出力表示している。フレームバツフアにはＤＲＡＭ(d
ynamic random access memory)等が用いられ、画像デー
タをフレーム毎に蓄えると共に所定のビデオレート30
〔frame/sec 〕で高速に読み書き（リード／ライト）す
るようにされている。

【０００４】ここでフレームバツフアを多値（濃淡）画
像表示と２値（ビツトマツプ）画像表示の両方に用いる
場合、例えば第１の方法としてフレームバツフアを濃淡
画像専用の画像メモリ構成とする。そして図８に示すよ
うに、デイジタルアナログ変換器の入力前段に設置され
るルツクアツプテーブルにおいてテーブルの内容を濃淡
画像の場合と２値画像の場合で書き換えることにより、
濃淡画像表示及び２値画像表示を切替えて表示するよう
になされている。

【０００５】また第２の方法としては、濃淡画像表示専
用の画像メモリと２値画像表示専用の画像メモリとを用
意することによつて、目的に応じて画像表示の出力を切
り替えるようにする。ここで例えば濃淡を８ビツト256
階調で表現すると、１画素が１ビツトの２値画像は１面
当たり濃淡画像の１／８の容量で構成できる。あるい
は、１つの画像メモリを濃淡画像モードと２値画像モー
ドとして使用する。

【０００６】

【発明が解決しようとする課題】ところで第１の方法で
は、画像メモリを２値画像表示に設定する場合、８ビツ
ト階調の場合、２値画像の８画面分の容量をもつ濃淡画
像１画面分の画像メモリ領域を２値画像専用の領域とし
なければならない。このため２値画像では８画面分の容
量に相当する画像メモリ領域を２値画像１画面分として
しか使用できず、画像メモリの使用効率が低下するとい
う問題があつた。

【０００７】また第２の方法では、濃淡画像メモリとは
別の画像メモリを２値画像専用として設けるので、使用
する画像メモリ（ＤＲＡＭ）の個数が増加する。濃淡画
像表示又は２値画像表示に択一的にモードを切り替える
場合は、メモリの使用効率は最適化されているが、濃淡
画像と２値画像の両方の画像を濃淡のみか２値のみにメ
モリ構成の変更することなしに表示することができない
という問題があつた。

【０００８】本発明は以上の点を考慮してなされたもの
で、１つの画像メモリを用いて多値画像又は２値画像に
よる切替え画像表示のできる画像処理装置を提案しよう
とするものである。

【０００９】

【課題を解決するための手段】かかる問題を解決するた
め本発明においては、多値画像及び又は２値画像のデイ
ジタル画像データを記憶し、デイジタル画像データを画
像処理して多値画像又は２値画像とを切替えて画像表示
手段により画像表示する画像処理装置（１）において、
デイジタル画像データを記憶する画像メモリ（６Ａ〜６
Ｄ）とデイジタル画像データに対する入出力バツフアメ
モリ（１０Ａ〜１０Ｄ）とを有する画像メモリ手段
（３）と、デイジタル画像データに対して行アドレスと
列アドレスを指定することにより、多値画像及び又は２
値画像の記憶アドレスを生成するアドレス生成手段（２
０）と、画像メモリ手段からデイジタル画像データを多
値画像又は２値画像とで切替えて読み出す出力画像切替
手段（３０）とを備える。

【００１０】

【作用】１つの画像メモリ（６Ａ〜６Ｄ）に多値画像及
び又は２値画像のデイジタル画像データの記憶アドレス
を混在して指定することにより、多値画像又は２値画像
のデイジタル画像データを切替えて画像表示することが
できると共に、画像メモリの記憶容量を効率良く使用す
ることができる。

【００１１】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１２】図１において１は全体として画像処理装置
を示し、ホストプロセツサ２から送出されるデイジタル
ビデオ信号はフレームバツフア３に一旦記憶された後、
ランダムにリード／ライトされデイジタル信号処理され
る。デイジタル信号処理されたデイジタルビデオ信号
は、順次連続的に読み出され、デイジタルアナログ変換
回路４でデイジタルアナログ変換されてモノクロコンポ
ジツトビデオ信号（以下ビデオ信号という）としてデイ
スプレイ５に送出され画像表示される。

【００１３】図２に示すように、フレームバツフア３を
構成するメモリセル６Ａ〜６Ｄはそれぞれが１〔Ｍbit
s〕の記憶容量をもつ４個のＤＲＡＭで構成されたデユ
アルポートＤＲＡＭで、全体で４〔Ｍbits〕の記憶容量
を有する。このメモリセル６Ａ〜６Ｄはメモリ領域を51
2 ×480 ×８〔bits〕の濃淡画像領域７Ａ及び７Ｂの２
面分と、512 ×512 ×１〔 bit〕の２値画像領域８の１
面分とに領域分割して確保している。

【００１４】モノクロビデオ信号を扱う場合、走査線１
ライン分のデータ量を512 画素とし、ビデオ信号の有効
走査線数を画像入力装置（図示せず）の中心から外れた
周辺部のデータの歪みを考慮して480 本に設定して 512
×480 画素のデータを１フレームの画像データとして使
用する。このとき濃淡画像512 ×480 ×８〔bits〕を２
面分確保しても、残り512 ×512 ×１〔bit 〕分のデー
タを２値画像メモリ領域として使用することができ、メ
モリセル６Ａ〜６Ｄが有効に活用される。このように１
つのフレームバツフア３内に濃淡画像領域７Ａ及び７Ｂ
と２値画像領域８のメモリ領域を確保して、独立に両画
像を処理することができる。

【００１５】図３に示すように、デイスプレイ５への画
像表示とデータ処理の２系統の回路からのアクセスに同
時に対応することができるデユアルポートＤＲＡＭのフ
レームバツフア３にはシリアルアクセスのバツフアレジ
スタとなるそれぞれ４×512〔bits〕の記憶容量を有す
る４つのシリアルメモリ１０Ａ〜１０Ｄ（ＳＡＭ）が各
メモリセル６Ａ〜６Ｄに対応して内蔵されている。フレ
ームバツフア３のメモリセル６Ａ〜６Ｄからトランスフ
アゲート１１を介してＳＡＭ１０Ａ〜１０Ｄに転送され
るデータはメモリセル６Ａ〜６Ｄと任意の１行を単位と
して相互にデータ転送される。このＳＡＭ１０Ａ〜１０
Ｄはデータ転送時以外はメモリセル６Ａ〜６Ｄ側のポー
トとは独立に動作することができる。そこで、これを表
示用のシリアルアクセスのためのバツフアとして利用す
ることにより、メモリセル６Ａ〜６Ｄ側は、通常のＤＲ
ＡＭと同じように動作できる。

【００１６】メモリセル６Ａ〜６Ｄに対して、アドレス
入力バツフア１２を介してロウデコーダ１３によつてメ
モリセル６Ａ〜６ＤのＲＡＳ（roｗ address strobe)ア
ドレスが指定される。されにカラムデコーダ１４によつ
てＣＡＳ(column address strobe) アドレスが指定され
る。ここでメモリセル６Ａ〜６Ｄの画像データを用いて
画像表示する場合、ＲＡＳアドレスとＣＡＳアドレスに
よつて指定される画像データを外部入力のシリアルクロ
ツク（ＳＣ）によつてアドレスカウンタ１５でカウント
し、シリアルデータセレクタ１６でパラレルシリアル変
換した後、シリアルアウトイネーブル信号（ＳＯＥ）を
受けてシリアル入出力バツフア１７のシリアルアウトＳ
Ｏ１〜ＳＯ４から出力される。

【００１７】フレームバツフア３では、図４に示すアド
レス生成回路２０によつて、走査線（Ａ０〜Ａ８）から
送出されてくるビデオ信号に対して、濃淡画像及び２値
画像それぞれに応じてＲＡＳアドレスとＣＡＳアドレス
が指定される。すなわち１画素が８ビツトの濃淡画像の
場合、ＲＡＳアドレスには走査線Ａ０〜Ａ８に対応する
アドレスがそのままＲＡＳアドレスとして指定される。
図５に示すように、メモリセル６Ａ〜６ＤからＳＡＭ１
０Ａ及び１０Ｂに一旦格納された画像データはＳＡＭ１
０Ａ及び１０Ｂからそれぞれ４〔bits〕ずつ読み出さ
れ、８〔bits〕画素データの512 カラム分がアドレス指
定されて読み出され、ＲＡＳアドレスがインクリメント
される毎に１ライン分の画像データとして送出される。

【００１８】また図６に示すように、２値画像の場合は
メモリセル６Ａ〜６ＤからＳＡＭ１０Ａ〜１０Ｄに一旦
格納された画像データが４〔bits〕ずつ16カラム分読み
出される。すなわちＣＡＳアドレスのＣＡ５〜ＣＡ８に
対して走査線アドレスＡ０〜Ａ３を指定することによ
り、メモリセル６Ａ〜６Ｄの１カラムに対して16〔bit
s〕の画素データがアドレス指定される。これからＣＡ
Ｓアドレス32カラムで512〔bits〕の画像データ１ライ
ンを形成し、この画像データの16ライン分が、ＲＡＳア
ドレスがインクリメントされる毎に指定される。この結
果、アドレス生成回路２０で指定するＣＡＳアドレスは
濃淡画像の場合は常に０であるが、２値画像の場合は多
重にアクセスされる。

【００１９】ビデオ信号のＲＡＳは８ビツトバイナリカ
ウンタ２１で水平同期信号Ｈ_syncによつて走査線と同期
される。すなわち画像データのアドレス指定は、データ
移動（ＬＯＡＤ）条件の設定されたＬＯＡＤ信号Ｓ_lに
同期してカウンタにセツトされる初期値８ビツトによつ
て開始される。２値画像のビデオ信号に対しては、デー
タ移動保持（ＨＯＬＤ）条件として、走査線アドレスＡ
１、Ａ２、Ａ３、Ａ４の内どれか１つが１であるときデ
ータ移動を保持することを設定したＨＯＬＤ信号Ｓ_hに
よつてカウンタを止めデータ移動を保持する。

【００２０】８ビツトバイナリカウンタ２１によつて同
期された８ビツトビデオ信号のＲＡＳにはインターレー
ス走査の偶数又は奇数フイールドを設定するＲＡ０を加
えた９〔bits〕のアドレスが指定される。ＲＡＳとＣＡ
Ｓはアドレスセレクタ２２で、ＲＡＳ／ＣＡＳ切替え信
号Ｓ１によつて切替えられ、メモリセル６Ａ〜６ＤのＲ
ＡＳアドレスとＣＡＳアドレスとが指定される。

【００２１】フレームバツフア３に記憶された濃淡画像
と２値画像とを出力する場合、画像データは図７に示す
出力切替え回路３０によつて切替えられてデイスプレイ
５に出力される。フレームバツフア３の画像データはシ
リアル入出力バツフア１７より送出されるとトランシー
バ３１を介して、濃淡画像と２値画像とで８ビツトバス
ラインを切替えて送出される。濃淡画像の場合はバスラ
イン３２を経てデイジタルアナログ変換回路４を介して
デイスプレイ５に出力され、２値画素の場合はバスライ
ン３３Ａ及び３３Ｂを介してシフトレジスタ３４Ａ及び
３４Ｂに送出された後、デイジタルアナログ変換回路４
を介してデイスプレイ５に出力される。

【００２２】このトランシーバ３１はＤＩＲ(directio
n) 端子３５に入力されるメモリセル６Ａ〜６Ｄに対す
るリード／ライト信号Ｓ２によつて、メモリセル６Ａ〜
６Ｄに対する書き込みと読み出しの操作とを切替える。
またゲート端子３６には濃淡画像領域７Ａと７Ｂとの選
択信号Ｓ３と濃淡画像領域７Ａ及び７Ｂと２値画像領域
８との選択信号Ｓ４がＮＯＴ回路３７及びＮＡＮＤ回路
３８を介して送出される。この出力結果に基づいた画像
表示切替え信号Ｓ５によつて画像表示のメモリ領域が選
択される。

【００２３】２値画像を出力する場合には、濃淡と２値
の選択信号Ｓ５がハイレベルＨとなり、ＡＮＤ回路３９
を介してドツトクロツクＣＬＫをシフトレジスタ３４Ａ
及び３４Ｂのクロツク（ＣＬＫ）端子４０Ａ及び４０Ｂ
に送出する。さらにドツトクロツクＣＬＫの16パルスに
対して１回出力されるパルスＰＬＳをカウンタ４１より
ＬＯＡＤ端子４２Ａ及び４２Ｂに送出する。さらにデー
タ表示期間として、水平同期信号Ｈ_syncをＡＮＤ回路４
３を介してＣＬＲ端子４４Ａ及び４４Ｂに送出する。

【００２４】シフトレジスタ３４Ａ及び３４Ｂはシフト
レジスタ３４ＡのＳＯ（serial out) 端子４５Ａとシフ
トレジスタ３４ＢのＳＩ（serial in)端子４６Ｂとで接
続され、シフトレジスタ３４ＢのＳＯ端子４５Ｂから２
値画像データを１〔bit 〕ずつデイジタルアナログ変換
器４に送出する。シフトレジスタ３４ＡのＳＩ端子４６
Ａはグランドに接地される。

【００２５】以上の構成において、メモリセル６Ａ〜６
Ｄに格納する画像データのＲＡＳアドレスとＣＡＳアド
レスはアドレス生成回路２０によつて指定される。ここ
で濃淡画像データをメモリセル６Ａ〜６Ｄにアドレス指
定する場合、濃淡画像データの格納アドレスはＲＡＳア
ドレス（ＲＡ１、ＲＡ２、ＲＡ３、ＲＡ４、ＲＡ５、Ｒ
Ａ６、ＲＡ７、ＲＡ８）の初期値として（０、０、０、
０、０、０、０、０）が指定される。次に８ビツトバイ
ナリカウンタ２１によつて８〔bits〕の画素データがカ
ウントされ、水平同期信号Ｈ_syncと同期した１ライン51
2 ビツトの画像データのＲＡＳアドレスが各走査線Ａ０
〜Ａ８のアドレスに対応して濃淡画像領域７Ａ又は７Ｂ
に指定される。このとき各ラインは常にＣＡＳアドレス
０から開始される。

【００２６】また２値画像データをメモリセル６Ａ〜６
Ｄにアドレス指定する場合は、ＲＡＳアドレス（ＲＡ
１、ＲＡ２、ＲＡ３、ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ
７、ＲＡ８）の初期値として（０、０、０、０、１、
１、１、１）が指定される。これにより２値画像アドレ
ス指定のＨＯＬＤ条件が解除され、２値画像領域８に対
して画像データがアドレス指定される。すなわち濃淡画
像領域の終了するＲＡＳアドレスの次から２値画像領域
のＲＡＳアドレスが指定される。このときＣＡＳアドレ
ス（ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４、ＣＡ５、ＣＡ
６、ＣＡ７、ＣＡ８）は（０、０、０、０、Ａ０、Ａ
１、Ａ２、Ａ３）のように設定される。

【００２７】ここでＣＡＳアドレスは、16ビツト毎にカ
ウントされるＲＡ４により、画素データが16ビツト書き
込まれる毎に１ずつシフトされる。さらにＣＡＳアドレ
スに設定される走査線アドレスＡ０〜Ａ３により、１カ
ラム16ビツトの画素データが32カラム分カウントされ、
ＲＡＳアドレス毎に１ライン512 〔bits〕の２値画像の
画素データ16ライン分が２値画像領域８に対してアドレ
ス指定される。

【００２８】このように１つのメモリセル６Ａ〜６Ｄ内
において、濃淡画像領域７Ａ及び７Ｂと共に２値画像領
域８を生成することができる。この際、ＲＡＳアドレス
を生成するときのカウンタのＬＯＡＤ信号Ｓ_l、ＬＯＡ
Ｄ信号Ｓ_lに同期してカウンタにセツトされる初期値８
ビツト及びカウンタを保持させるためのＨＯＬＤ信号Ｓ
_hを濃淡画像用と２値画像用に分け、水平同期信号Ｈ
_syncをクロツクとする８ビツトのバイナリカウンタ２１
を用いてアドレス生成することにより、回路の多くの部
分を共通化することができる。さらにＣＡＳアドレスに
ついても図４に示すように濃淡画像用と２値画像用に分
けてデユアルポートＤＲＡＭに入力することによつて、
ＲＡＳアドレス生成の場合と同様に回路の共通化ができ
る。

【００２９】このようにしてホストプロセツサ２の制御
でメモリセル６Ａ〜６Ｄに記憶された濃淡画像及び２値
画像の画像データが読み出される。すなわち図７におい
て、先ずハイレベルＨのリード／ライト信号Ｓ２がトラ
ンシーバ３１のＤＩＲ端子３５に入力されると、画像デ
ータの読み出しが選択される。ここで濃淡画像領域７Ａ
の画像データを読み出す場合には、ローレベルＬの濃淡
画像領域の選択信号Ｓ３とローレベルＬの濃淡と２値画
像の選択信号Ｓ４により、ハイレベルＨの画像切替え信
号Ｓ５がゲート端子３６に送出される。この結果、濃淡
画像領域７Ａの画像データがバスライン３２によりドツ
トクロツクＣＬＫに同期してデイジタルアナログ変換回
路４に送出され、濃淡画像としてデイスプレイ５上に画
像表示される。

【００３０】次に濃淡画像領域７Ｂの画像データを読み
出す場合には、ハイレベルＨの濃淡画像領域の選択信号
Ｓ３とローレベルＬの濃淡と２値画像の選択信号Ｓ４に
より、ローレベルＬの画像切替え信号Ｓ５がゲート端子
３６に送出される。この結果、濃淡画像領域７Ｂの画像
データがバスライン３２によりデイジタルアナログ変換
回路４に送出され、濃淡画像としてデイスプレイ５に画
像表示される。

【００３１】また２値画像の画像データを読み出す場合
には、ハイレベルＨの濃淡画像領域の選択信号Ｓ３とハ
イレベルＨの濃淡と２値画像の選択信号Ｓ４により、ハ
イレベルＨの画像切替え信号Ｓ５がゲート端子３６に送
出される。このとき同時に選択信号Ｓ４がＡＮＤ回路３
９及びＡＮＤ回路４３に入力され、それぞれドツトクロ
ツクＣＬＫと水平同期信号Ｈ_syncとの間で論理積がとら
れる。

【００３２】この結果、ＡＮＤ回路３９からの出力はク
ロツクＣＬＫ信号としてクロツク端子４０Ａ及び４０Ｂ
に送出される。またＡＮＤ回路４３からの出力は水平同
期信号Ｈ_syncからなるデータ表示期間を設定する信号と
して、反転入力のクリア端子４４Ａ及び４４Ｂに送出さ
れる。またこのときドツトクロツクＣＬＫの16パルスに
対して１パルスの出力がカウンタ４１より反転入力のＬ
ＯＡＤ端子４２Ａ及び４２Ｂに送出される。

【００３３】これによりシリアルメモリ１０Ａ〜１０Ｄ
から１回のデータアクセス毎に16〔bits〕分のデータが
バスライン３３Ａ及び３３Ｂを介してシフトレジスタ３
４Ａ及び３４Ｂに送出される。シフトレジスタ３４Ａ及
び３４Ｂは一旦この16〔bits〕分のデータを記憶した
後、２値画像の画像データとしてパラレルシリアル変換
して、１〔bit 〕ずつ画像データを順次デイジタルアナ
ログ変換器４に送出する。

【００３４】以上の構成によれば、１〔Ｍbits〕のデユ
アルポートＤＲＡＭのメモリセル６Ａ〜６Ｄを512 ×48
0 ×８〔bits〕の濃淡画像領域７Ａ及び７Ｂの２面分と
512×512 ×１〔bit 〕の２値画像領域８の１面分とに
領域分割して１つの画像メモリに濃淡画像と２値画像と
を混在して記憶することにより、１つの画像メモリによ
つて、濃淡画像と２値画像とを切替えて画像出力できる
ようになると共に、４〔Ｍbits〕ＤＲＡＭの記憶領域を
無駄なく効率よく使用することができる。

【００３５】なお上述の実施例においては、画像メモリ
に記憶するビデオ信号としてモノクロビデオ信号を対象
とした場合について述べたが、本発明はこれに限らず、
カラービデオ信号を記憶するようにしても良い。さらに
上述の実施例においては、コンポジツトビデオ信号を用
いた画像処理装置で濃淡画像と２値画像を切替えて表示
する場合について述べたが、本発明はこれに限らず、広
く一般のグラフイツク端末に対して用いることができ
る。例えばＵＮＩＸコンピユータの端末として最近利用
されているＸ端末に用いれば、濃淡又はカラー画面のほ
かに、これらと独立した２値のビツトマツプ画面を構築
することができる。

【００３６】また上述の実施例においては、フレームバ
ツフアとしてデユアルポートＤＲＡＭを用いた場合につ
いて述べたが、本発明はこれに限らず、トリプルポート
等のマルチポートメモリを用いても良い。

【００３７】

【発明の効果】上述のように本発明によれば、１つの画
像メモリに多値画像及び又は２値画像のデイジタル画像
データを混在して記憶させることにより多値画像又は２
値画像を切替えて画像表示することができると共に、画
像メモリの記憶容量を効率良く使用することができる画
像処理装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による画像処理装置を示すブ
ロツク図である。

【図２】フレームバツフアのメモリ構成を示す略線図で
ある。

【図３】デユアルポートフレームバツフアの構成を示す
ブロツク図である。

【図４】アドレス生成回路によるアドレス指定を示すブ
ロツク図である。

【図５】濃淡画像表示のレジスタによる処理を示すブロ
ツク図である。

【図６】２値画像表示のレジスタによる処理を示すブロ
ツク図である。

【図７】データ出力切替回路を示すブロツク図である。

【図８】濃淡画像と２値画像のルツクアツプテーブルの
内容を示すグラフである。

【符号の説明】１……画像処理装置、２……ホストプロセツサ、３……
フレームバツフア、４デイジタルアナログ変換器、５…
…デイスプレイ、６Ａ、６Ｂ、６Ｃ、６Ｄ……メモリセ
ル、７Ａ、７Ｂ……濃淡画像領域、８……２値画像領
域、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ……ＳＡＭ、１１
……トランスフアゲート、１２……アドレス入力バツフ
ア、１３……ロウデコーダ、１４……カラムデコーダ、
１５……アドレスカウンタ、１６……シリアルデータセ
レクタ、１７……シリアル入出力バツフア、２０……ア
ドレス生成回路、２１……８ビツトバイナリカウンタ、
２２……アドレスセレクタ、３０……データ出力切換回
路、３１……トランシーバ、３２、３３Ａ、３３Ｂ……
バスライン、３４Ａ、３４Ｂ……シフトレジスタ、３５
……ＤＩＲ端子、３６……ゲート端子、３７……ＮＯＴ
回路、３８……ＮＡＮＤ回路、３９、４３……ＡＮＤ回
路、４０Ａ、４０Ｂ……クロツク端子、４１……カウン
タ、４２Ａ、４２Ｂ……ＬＯＡＤ端子、４４Ａ、４４Ｂ
……ＣＬＲ端子、４５Ａ、４５Ｂ……ＳＯ端子、４６
Ａ、４６Ｂ……ＳＩ端子。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 15/64 ４５０Ｇ

Claims

【特許請求の範囲】

【請求項１】多値画像及び又は２値画像のデイジタル画
像データを記憶し、上記デイジタル画像データを画像処
理して上記多値画像又は上記２値画像とを切替えて画像
表示手段により画像表示する画像処理装置において、上記デイジタル画像データを記憶する画像メモリと上記
デイジタル画像データに対する入出力バツフアメモリと
を有する画像メモリ手段と、上記デイジタル画像データに対して行アドレスと列アド
レスを指定することにより、上記多値画像及び又は上記
２値画像の記憶アドレスを生成するアドレス生成手段
と、上記画像メモリ手段から上記デイジタル画像データを上
記多値画像又は上記２値画像とで切替えて読み出す出力
画像切替手段とを具えることを特徴とする画像処理装
置。
【請求項２】上記画像メモリは１個の記憶容量が１〔Ｍ
bits〕の第１、第２、第３及び第４のＤＲＡＭで形成さ
れ、上記アドレス生成回路によつて、上記行アドレスを
上記画像表示手段の走査線 480〔bits〕に対応させ、か
つ上記列アドレスを上記画像表示手段の横方向 512〔bi
ts〕に対応させ、上記第１及び上記第２のＤＲＡＭと上
記第３及び上記第４のＤＲＡＭに対してそれぞれ単位デ
イジタル画像データが８ビツトの濃度値をもつ上記多値
画像の２画面分の記憶アドレスを指定し、かつ上記多値
画像の上記記憶アドレスの次行を開始行アドレスとして
上記行アドレス毎に16走査線分の上記２値画像の上記デ
イジタル画像データの記憶アドレスを上記第１、第２、
第３及び第４のＤＲＡＭの32行アドレス×512 列アドレ
スに指定することを特徴とする請求項１に記載の画像処
理装置。