JPH01206445A - 上位計算機インタフェース装置 - Google Patents
上位計算機インタフェース装置Info
- Publication number
- JPH01206445A JPH01206445A JP3230588A JP3230588A JPH01206445A JP H01206445 A JPH01206445 A JP H01206445A JP 3230588 A JP3230588 A JP 3230588A JP 3230588 A JP3230588 A JP 3230588A JP H01206445 A JPH01206445 A JP H01206445A
- Authority
- JP
- Japan
- Prior art keywords
- level
- host computer
- programmable controller
- control
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、複数の被制御プログラマブルコントローラ
を制御する下位制御プログラマブルコノトローラと、こ
の下位制御プログラマブルコントローラを制御する上位
計算機との間を接続する上位計算機インタフェース装置
に関するものである。
を制御する下位制御プログラマブルコノトローラと、こ
の下位制御プログラマブルコントローラを制御する上位
計算機との間を接続する上位計算機インタフェース装置
に関するものである。
第３図は上位計算機により制御されるプログラマブルコ
ントローラを示す従来の上位計算機インタフェース装置
の構成図で、（１）は被制御プログラマブルコントロー
ラを制御する上位計算機、（２）はデータ変換装置、（
３）は下位の被制御プログラマブルコントローラを制御
する下位制御プログラマブルコントローラ、（４）はこ
の下位制御プログラマブルコントローラ（３）により制
御を受ける被制御プログラマブルコントローラである。
ントローラを示す従来の上位計算機インタフェース装置
の構成図で、（１）は被制御プログラマブルコントロー
ラを制御する上位計算機、（２）はデータ変換装置、（
３）は下位の被制御プログラマブルコントローラを制御
する下位制御プログラマブルコントローラ、（４）はこ
の下位制御プログラマブルコントローラ（３）により制
御を受ける被制御プログラマブルコントローラである。
次に従来の動作について説明する。
従来のプログラマブルコントローラ（以下ＰＣと略す）
の制御構成としては、図示の如く、１台の下位制御ＰＣ
（３）が下位につながる複数の被制御ＰＣ（４）の制御
を行なうものがあるが、制御内容の拡張にともない、下
位制御ＰＣ（３）を上位計算機（１）と接続すると共に
、この下位制御ＰＣ（３） と上位計算機（１）を接続
する上でデータ変換を行なうデータ変換装置（２）が必
要であった。
の制御構成としては、図示の如く、１台の下位制御ＰＣ
（３）が下位につながる複数の被制御ＰＣ（４）の制御
を行なうものがあるが、制御内容の拡張にともない、下
位制御ＰＣ（３）を上位計算機（１）と接続すると共に
、この下位制御ＰＣ（３） と上位計算機（１）を接続
する上でデータ変換を行なうデータ変換装置（２）が必
要であった。
ここで、データ変換装置（２）は上位計算機（１）から
の信号が受信できる受信部を有し、受信した信号を内蔵
するプログラムに基づき下位制御ＰＣ（３）が認識でき
るデータへ変換し、その変換したデータを下位制御ＰＣ
（ｌ］）が受信可能な信号に変えて送信する。
の信号が受信できる受信部を有し、受信した信号を内蔵
するプログラムに基づき下位制御ＰＣ（３）が認識でき
るデータへ変換し、その変換したデータを下位制御ＰＣ
（ｌ］）が受信可能な信号に変えて送信する。
そして下位制御ＰＣ（３）は受信したデータに基づきセ
ットされているユーザプログラムを実行し、下位につな
がる複数の被制御ＰＣ（４）を制御する。
ットされているユーザプログラムを実行し、下位につな
がる複数の被制御ＰＣ（４）を制御する。
逆に下位制御ＰＣ（３）からの信号が受信可能な受信部
を有するデータ変換装置（２）は下位につながる被制御
ＰＣ（４）からのデータを下位制御ＰＣ（３）を介して
受信し内蔵するプログラムにもとづきデータ変換し上位
計算機（１）へ送信する。
を有するデータ変換装置（２）は下位につながる被制御
ＰＣ（４）からのデータを下位制御ＰＣ（３）を介して
受信し内蔵するプログラムにもとづきデータ変換し上位
計算機（１）へ送信する。
このように従来装置において上位計算機（１）と下位制
御ＰＣ（３）間のデータ変換装置（２）は、上位計算機
（１）及び下位制御ｐＨ：（３）からの信号を受信する
受信部と送信部及び受信データの変換プログラムを固定
して持っているので、上位計算機をとりかえた場合又は
制御する下位制御ＰＣをとりかえた場合にはそのシステ
ムにあったデータ変換装置を用意しなければならず無駄
なところが多かった。
御ＰＣ（３）間のデータ変換装置（２）は、上位計算機
（１）及び下位制御ｐＨ：（３）からの信号を受信する
受信部と送信部及び受信データの変換プログラムを固定
して持っているので、上位計算機をとりかえた場合又は
制御する下位制御ＰＣをとりかえた場合にはそのシステ
ムにあったデータ変換装置を用意しなければならず無駄
なところが多かった。
この発明は上記のような問題点を解消する為になされた
もので、上位計算機や制御する下位制御ＰＣが変わって
も自由に対応できる上位計算機インタフェース装置を得
ることを目的とする。
もので、上位計算機や制御する下位制御ＰＣが変わって
も自由に対応できる上位計算機インタフェース装置を得
ることを目的とする。
〔課題を解決するための手段）
この発明に係る上位計算機インタフェース装置は、複数
の被制御プログラマブルコントローラを制御する下位制
御プログラマブルコントローラと、この下位制御プログ
ラマブルコントローラを制御する上位計算機との間を接
続する上位計算改インタフェース装置において、上位計
算機と送受信するための上位計算機リンク用アダプタ及
び上位計算機リンク用アダプタインタフェース、下位制
御プログラマブルコントローラと送受信するための下位
制御プログラマブルコントローラリンク・用アダプタ及
び下位制御プログラマブルコントローラリンク用アダプ
タインタフェース、ＣＰＵの制御に基いてデータ変換を
行うデータ変換用プログラムを格納したメモリを備えた
ものである。
の被制御プログラマブルコントローラを制御する下位制
御プログラマブルコントローラと、この下位制御プログ
ラマブルコントローラを制御する上位計算機との間を接
続する上位計算改インタフェース装置において、上位計
算機と送受信するための上位計算機リンク用アダプタ及
び上位計算機リンク用アダプタインタフェース、下位制
御プログラマブルコントローラと送受信するための下位
制御プログラマブルコントローラリンク・用アダプタ及
び下位制御プログラマブルコントローラリンク用アダプ
タインタフェース、ＣＰＵの制御に基いてデータ変換を
行うデータ変換用プログラムを格納したメモリを備えた
ものである。
〔作用）
この発明における上位計算機インタフェース装置は、ど
のような上位計算機を接続する場合にも、計算機リンク
用アダプタとデータ変換する為のプログラムを内蔵する
メモリ（ＦＤ又はＲＯＭ ）をとりかえるだけでよく、
また制御する下位制御ＰＣをとりかえた場合にも、ＰＣ
リンク用アダプタと、データ変換する為のプログラムを
内蔵するメモリ（ＦＤ又はＲＯＭ ）をとりかえるだけ
で上位計算機と下位制御ｐｃ間のデータ送受信が可能と
なる。
のような上位計算機を接続する場合にも、計算機リンク
用アダプタとデータ変換する為のプログラムを内蔵する
メモリ（ＦＤ又はＲＯＭ ）をとりかえるだけでよく、
また制御する下位制御ＰＣをとりかえた場合にも、ＰＣ
リンク用アダプタと、データ変換する為のプログラムを
内蔵するメモリ（ＦＤ又はＲＯＭ ）をとりかえるだけ
で上位計算機と下位制御ｐｃ間のデータ送受信が可能と
なる。
（実施例）
以下のこの発明の一実施例を図について説明する。第１
図において、（１）は上位計算機、（３）は上位計算機
の制御を受ける下位制御ＰＣ１（４）は下位制御ＰＣ（
３）の制御を受ける被制御ＰＣ１（５）は上位計算機イ
ンタフェース装置で、次の構成を備える。すなわち、（
６）は上位計算機（１）からの信号受信及び上位計算機
（１）への信号送信の為の上位計算機リンク用アダプタ
、（７）は上位計算機リンク用アダプタインタフェース
、（８）は受信データを送信用データへ変換するプログ
ラムを格納するメモリで、例えばフロッピディスク：Ｆ
ＤやＲＯＭでなる。（９）はメモリ（８）のプログラム
を実行するｃｐｕ、（ｌＯ）はバッファ、（１１）は下
位制御ＰＣ（３）ヘノ信号送信及び下位制御ｐｃからの
信号受信の為のｐｃリンク用アダプタ、（１２）はＰＣ
リンク用アダプタインタフェースである。
図において、（１）は上位計算機、（３）は上位計算機
の制御を受ける下位制御ＰＣ１（４）は下位制御ＰＣ（
３）の制御を受ける被制御ＰＣ１（５）は上位計算機イ
ンタフェース装置で、次の構成を備える。すなわち、（
６）は上位計算機（１）からの信号受信及び上位計算機
（１）への信号送信の為の上位計算機リンク用アダプタ
、（７）は上位計算機リンク用アダプタインタフェース
、（８）は受信データを送信用データへ変換するプログ
ラムを格納するメモリで、例えばフロッピディスク：Ｆ
ＤやＲＯＭでなる。（９）はメモリ（８）のプログラム
を実行するｃｐｕ、（ｌＯ）はバッファ、（１１）は下
位制御ＰＣ（３）ヘノ信号送信及び下位制御ｐｃからの
信号受信の為のｐｃリンク用アダプタ、（１２）はＰＣ
リンク用アダプタインタフェースである。
まずこの上位計算機インタフェース装置（５）の上位計
算機リンク用アダプタ（６）には接続した上位計算ａｉ
（１） に適合するアダプタをとりつけ、ＰＣリンク
用アダプタ（１１）には上位計算機（１）により制御 ける。そして上位計算機インタフェース装置（５）のメ
モリ（ＦＤセットロ又はＲＯＭソケット）には、下位制
御ＰＣ（３） と上位計算機（１）間のデータを変換
するプログラムを記憶しているＦＤ又はＩ’ｌＯＭをセ
ットする。
算機リンク用アダプタ（６）には接続した上位計算ａｉ
（１） に適合するアダプタをとりつけ、ＰＣリンク
用アダプタ（１１）には上位計算機（１）により制御 ける。そして上位計算機インタフェース装置（５）のメ
モリ（ＦＤセットロ又はＲＯＭソケット）には、下位制
御ＰＣ（３） と上位計算機（１）間のデータを変換
するプログラムを記憶しているＦＤ又はＩ’ｌＯＭをセ
ットする。
ここで上位計算機（１）からのデータを下位の下位制御
ＰＣ（３）がどのように受信し、制御されているかを第
２図により説明する。
ＰＣ（３）がどのように受信し、制御されているかを第
２図により説明する。
上位計算機（１）からの信号は上位計算機リンク用アダ
プタ（６）によりデータとして受信され上位計算機イン
タフェース装置（５）内のバッファ（１０）にとりこま
れる（Ｓｌ）。そしてバッファ（１０）内のデータはセ
ットされたＦＤ又はＲＯＭ内のプログラムに基づき内蔵
ｃｐｕ （ａ）により下位制御ＰＣ（３）が認識できる
ようなデータに処理され（Ｓｌ）、バッファ（１０）に
格納される（Ｓ３）。格納されたデータは下位制御ＰＣ
（３）が受信できるような信号に変換するＰＣリンク用
アダプタ（１１）を通して下位制御ＰＣ（３）へ送信さ
れる。
プタ（６）によりデータとして受信され上位計算機イン
タフェース装置（５）内のバッファ（１０）にとりこま
れる（Ｓｌ）。そしてバッファ（１０）内のデータはセ
ットされたＦＤ又はＲＯＭ内のプログラムに基づき内蔵
ｃｐｕ （ａ）により下位制御ＰＣ（３）が認識できる
ようなデータに処理され（Ｓｌ）、バッファ（１０）に
格納される（Ｓ３）。格納されたデータは下位制御ＰＣ
（３）が受信できるような信号に変換するＰＣリンク用
アダプタ（１１）を通して下位制御ＰＣ（３）へ送信さ
れる。
そして下位制御ＰＣ（３）はそのデータに基づき下位の
複数の被制御ＰＣ（４）を制御する。
複数の被制御ＰＣ（４）を制御する。
（発明の効果）
以上のように、この発明によれば、上位計算機インタフ
ェース装置に計算機リンク用アダプタと、ＰＣリンク用
アダプタ、データ変換用プログラム格納メモリを独立し
て設けたので、下位のＰＣはそのままでデータ変換方法
も変わらず、上位計算機の信号の送信方式だけが変わっ
た場合は、計算機リンク用アダプタのみをとりかえるだ
けでよく、また上位計算機はそのままでデータ変換方法
とデータを受信するＰＣが変わった場合は、ＰＣリンク
用アダプタとデータ変換用プログラムを内蔵するメモリ
（ＦＤ又はＲＯＭ ）をとりかえるだけでよくなり、シ
ステム変更時のメンテナンスが容易で安価となる。
ェース装置に計算機リンク用アダプタと、ＰＣリンク用
アダプタ、データ変換用プログラム格納メモリを独立し
て設けたので、下位のＰＣはそのままでデータ変換方法
も変わらず、上位計算機の信号の送信方式だけが変わっ
た場合は、計算機リンク用アダプタのみをとりかえるだ
けでよく、また上位計算機はそのままでデータ変換方法
とデータを受信するＰＣが変わった場合は、ＰＣリンク
用アダプタとデータ変換用プログラムを内蔵するメモリ
（ＦＤ又はＲＯＭ ）をとりかえるだけでよくなり、シ
ステム変更時のメンテナンスが容易で安価となる。
第１図はこの発明の一実施例による上位計算機インタフ
ェース装置と上位計算機ＰＣとのシステム構成図、第２
図は上位計算機インタフェース装置内のデータ変換プロ
グラムのフローチャート、第３図は計算機データ変換装
置とｐｃとの従来構成図である。 （１）は上位計算機、（３）は下位制御プログラマブル
コントローラ、（４）は被制御プログラマブルコントロ
ーラ、（５）は上位計算機インタフェース装置、（６）
は上位計算機リンク用アダプタ、（７）は上位計算機リ
ンク用アダプタインタフェース、（８）はメモリ、（９
）はＣＰＩＩ、（１１）はｐｃリンク用アダプタ、（１
２）はＰＣリンク用アダプタインタフェース。 なお、図中同一符号は同−又は相当部分を示す。
ェース装置と上位計算機ＰＣとのシステム構成図、第２
図は上位計算機インタフェース装置内のデータ変換プロ
グラムのフローチャート、第３図は計算機データ変換装
置とｐｃとの従来構成図である。 （１）は上位計算機、（３）は下位制御プログラマブル
コントローラ、（４）は被制御プログラマブルコントロ
ーラ、（５）は上位計算機インタフェース装置、（６）
は上位計算機リンク用アダプタ、（７）は上位計算機リ
ンク用アダプタインタフェース、（８）はメモリ、（９
）はＣＰＩＩ、（１１）はｐｃリンク用アダプタ、（１
２）はＰＣリンク用アダプタインタフェース。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 複数の被制御プログラマブルコントローラを制御する
下位制御プログラマブルコントローラと、この下位制御
プログラマブルコントローラを制御する上位計算機との
間を接続する上位計算機インタフェース装置において、
上位計算機と送受信するための上位計算機リンク用アダ
プタ及び上位計算機リンク用アダプタインタフェース、
下位制御プログラマブルコントローラと送受信するため
の下位制御プログラマブルコントローラリンク用アダプ
タ及び下位制御プログラマブルコントローラリンク用ア
ダプタインタフェース、ＣＰＵの制御に基いてデータ変
換を行うデータ変換用プログラムを格納したメモリを備
えたことを特徴とする上位計算機インタフェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230588A JPH01206445A (ja) | 1988-02-15 | 1988-02-15 | 上位計算機インタフェース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230588A JPH01206445A (ja) | 1988-02-15 | 1988-02-15 | 上位計算機インタフェース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01206445A true JPH01206445A (ja) | 1989-08-18 |
Family
ID=12355238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3230588A Pending JPH01206445A (ja) | 1988-02-15 | 1988-02-15 | 上位計算機インタフェース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01206445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217207A (ja) * | 1989-12-27 | 1990-08-30 | Kobe Jushi Kogyo Kk | コンクリート型枠用紙管の製造方法 |
-
1988
- 1988-02-15 JP JP3230588A patent/JPH01206445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217207A (ja) * | 1989-12-27 | 1990-08-30 | Kobe Jushi Kogyo Kk | コンクリート型枠用紙管の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290944B1 (ko) | 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법 | |
| US6122676A (en) | Apparatus and method for transmitting and receiving data into and out of a universal serial bus device | |
| US4792896A (en) | Storage controller emulator providing transparent resource sharing in a computer system | |
| JP2011054187A (ja) | ユニバーサル・シリアル・バスに基づくｐｃフラッシュディスクのためのアーキテクチャ | |
| EP1492308B1 (en) | Apparatus and method of supporting configuration of storage system | |
| JP2002016613A (ja) | 電子機器、電子機器システムおよび通信制御方法 | |
| EP1626346B1 (en) | Extended USB Protocol | |
| US6101557A (en) | Method and system for remote function control and delegation within multifunction bus supported devices | |
| CN111641669A (zh) | 以网络为中心的进程控制系统中的动态负载平衡 | |
| JPH01206445A (ja) | 上位計算機インタフェース装置 | |
| US7779163B2 (en) | Management of event order of occurrence on a network | |
| US8060668B2 (en) | Low latency data packet reception and processing | |
| US20050097247A1 (en) | Meta-message set with real-time and database aspects | |
| CN1976310B (zh) | 在网络中通过总线接口进行通信的方法 | |
| WO2007088967A1 (ja) | 外部デバイス、電子機器システム及び制御方法 | |
| US5828857A (en) | ASIC cell implementation of a bus controller with programmable timing value registers for the apple desktop bus | |
| US6397289B1 (en) | Disk control apparatus | |
| Schoeffler et al. | Distributed computer intelligence for data acquisition and control | |
| JP3255227B2 (ja) | アドレス変換システム | |
| KR102244297B1 (ko) | Hart 패스-스루 인터페이스를 포함하는 plc 아날로그 모듈 | |
| JPH0736840A (ja) | インターフェイス装置およびインターフェイス方法 | |
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| JPS6398054A (ja) | インテリジエントｉ／ｏ装置 | |
| JPS5870339A (ja) | 多重デ−タバスにおける機能的アドレツシングの方法 | |
| JP3704469B2 (ja) | Ｉｏポート接続方式 |