JPH0736840A - インターフェイス装置およびインターフェイス方法 - Google Patents
インターフェイス装置およびインターフェイス方法Info
- Publication number
- JPH0736840A JPH0736840A JP10983893A JP10983893A JPH0736840A JP H0736840 A JPH0736840 A JP H0736840A JP 10983893 A JP10983893 A JP 10983893A JP 10983893 A JP10983893 A JP 10983893A JP H0736840 A JPH0736840 A JP H0736840A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- process control
- control system
- processor
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25428—Field device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 複数のコンピュータシステムでプロセス制御
システムにアクセスする。 【構成】 インターフェイス３００において、メモリＡ
３３０Ａはマイクロプロセッサ３１０により書き込み、
ＶＡＸプロセッサ３２０により読み取る。反対にメモリ
Ｂ３３０ＢはＶＡＸプロセッサ３２０により書き込み、
マイクロプロセッサ３１０により読み取る。このように
してＶＡＸプロセッサ３２０がＶＡＸネットワーク２１
０から受け取ったメッセージはメモリＢ３３０Ｂに書き
込まれる。マイクロプロセッサ３１０がメモリＢを検査
してプロセス制御システムのメッセージないし要求が要
求されていると判定すると、マイクロプロセッサ３１０
が受け取ったプロセス制御システムからの要求データは
メモリＡに書き込まれる。ＶＡＸプロセッサ３２０はメ
モリＡを検査し、新しいメッセージを検出すると、その
データを要求ＶＡＸに転送し、ＶＡＸがプロセス制御シ
ステム１０にアクセスするのを可能にする。
システムにアクセスする。 【構成】 インターフェイス３００において、メモリＡ
３３０Ａはマイクロプロセッサ３１０により書き込み、
ＶＡＸプロセッサ３２０により読み取る。反対にメモリ
Ｂ３３０ＢはＶＡＸプロセッサ３２０により書き込み、
マイクロプロセッサ３１０により読み取る。このように
してＶＡＸプロセッサ３２０がＶＡＸネットワーク２１
０から受け取ったメッセージはメモリＢ３３０Ｂに書き
込まれる。マイクロプロセッサ３１０がメモリＢを検査
してプロセス制御システムのメッセージないし要求が要
求されていると判定すると、マイクロプロセッサ３１０
が受け取ったプロセス制御システムからの要求データは
メモリＡに書き込まれる。ＶＡＸプロセッサ３２０はメ
モリＡを検査し、新しいメッセージを検出すると、その
データを要求ＶＡＸに転送し、ＶＡＸがプロセス制御シ
ステム１０にアクセスするのを可能にする。
Description
【０００１】
【産業上の利用分野】本発明はインターフェイス装置に
関し、特に複数コンピュータシステムによるプロセス制
御システムに対するアクセスを提供するインターフェイ
ス装置に関する。
関し、特に複数コンピュータシステムによるプロセス制
御システムに対するアクセスを提供するインターフェイ
ス装置に関する。
【０００２】
【従来の技術】従来、インターフェイスは一つのコンピ
ュータを一つのプロセス制御システムに接続可能に設計
されていた。一部にはインターフェイスで一つのコンピ
ュータを個々の販売者が所有するプロセスネットワーク
に接続可能にするインターフェイスがあった。
ュータを一つのプロセス制御システムに接続可能に設計
されていた。一部にはインターフェイスで一つのコンピ
ュータを個々の販売者が所有するプロセスネットワーク
に接続可能にするインターフェイスがあった。
【０００３】
【発明が解決しようとする課題】本発明は、複数コンピ
ュータシステムが分散形プロセス制御システムと適宜に
情報を交換できるようにするインターフェイスを提供す
る。更に本発明のインターフェイスは、コンピュータシ
ステムとプロセス制御システムの機密を維持しつつプロ
セス制御システムへのアクセスを可能にする。また一つ
のインターフェイス装置を無制限の数のコンピュータ間
で共用出来るようにする。
ュータシステムが分散形プロセス制御システムと適宜に
情報を交換できるようにするインターフェイスを提供す
る。更に本発明のインターフェイスは、コンピュータシ
ステムとプロセス制御システムの機密を維持しつつプロ
セス制御システムへのアクセスを可能にする。また一つ
のインターフェイス装置を無制限の数のコンピュータ間
で共用出来るようにする。
【０００４】すなわち本発明の目的は、複数のコンピュ
ータシステムでプロセス制御システムにアクセスするイ
ンターフェイス装置を提供することである。本発明の別
の目的は、コンピュータシステムとプロセス制御システ
ムの両方の機密性を維持しつつ複数のコンピュータシス
テムがプロセス制御システムにアクセスできるインター
フェイス装置を提供することである。本発明の更に別の
目的は、コンピュータシステム内の無制限の数のコンピ
ュータがインターフェイス装置を共用する、複数コンピ
ュータシステムでプロセス制御システムへアクセスする
インターフェイス装置を提供することである。
ータシステムでプロセス制御システムにアクセスするイ
ンターフェイス装置を提供することである。本発明の別
の目的は、コンピュータシステムとプロセス制御システ
ムの両方の機密性を維持しつつ複数のコンピュータシス
テムがプロセス制御システムにアクセスできるインター
フェイス装置を提供することである。本発明の更に別の
目的は、コンピュータシステム内の無制限の数のコンピ
ュータがインターフェイス装置を共用する、複数コンピ
ュータシステムでプロセス制御システムへアクセスする
インターフェイス装置を提供することである。
【０００５】
【課題を解決するための手段】本発明により複数のコン
ピュータシステムでプロセス制御システムへのアクセス
を提供するインターフェイス装置を提供するが、インタ
ーフェイス装置はプロセス制御システムとコンピュータ
システム間の交信を提供する。すなわちプロセス制御シ
ステムは複数のモジュールを含み、各々のモジュールは
作動的に第１のネットワークに接続し、また各々は第１
の所定のプロトコルに従って他のモジュールと交信す
る。コンピュータシステムは複数のコンピュータを含
み、各々のコンピュータは作動的に第２のネットワーク
に接続し、また各々は第２の所定のプロトコルに従って
他のコンピュータと交信する。インターフェイス装置は
作動的に第１のネットワークと接続する、プロセス制御
システムのモジュールで利用するプロセッサと互換性の
ある第１のプロセッサを含む。第１のプロセッサは、プ
ロセス制御システムとコンピュータシステムから受け取
った要求及び応答コマンドに応えて第１の所定のプロト
コルに従って第１のネットワークに接続された複数のモ
ジュールと交信するようにプロセス制御システムの他の
モジュールと同様に第１のネットワークにインターフェ
イスする。第２のプロセッサは作動的に前記第２のネッ
トワークに接続し、前記コンピュータシステムのコンピ
ュータで利用するプロセッサと互換性のあるタイプのも
のである。第２のプロセッサは、プロセス制御システム
とコンピュータシステムから受け取った要求及び応答コ
マンドに応えて第２の所定のプロトコルに従って第２の
ネットワークに接続された複数のコンピュータと交信す
るようにコンピュータシステムの他のコンピュータと同
様に第２のネットワークにインターフェイスする。第１
と第２のプロセッサの両方でアクセス可能な記憶装置
は、メモリＡとメモリＢの２つの部分に分割する。第１
のプロセッサはプロセス制御システムからコンピュータ
システムに転送する情報をメモリＡ部分に格納し、前記
コンピュータシステムから前記プロセス制御システムに
渡す情報をメモリＢ部分から取り出す。第２のプロセッ
サはコンピュータシステムからプロセス制御システムに
転送する情報をメモリＢ部分に格納し、前記プロセス制
御システムからコンピュータシステムに渡す情報をメモ
リＡ部分から取り出し、それによりプロセス制御システ
ムとコンピュータシステム間の交信をもたらす。
ピュータシステムでプロセス制御システムへのアクセス
を提供するインターフェイス装置を提供するが、インタ
ーフェイス装置はプロセス制御システムとコンピュータ
システム間の交信を提供する。すなわちプロセス制御シ
ステムは複数のモジュールを含み、各々のモジュールは
作動的に第１のネットワークに接続し、また各々は第１
の所定のプロトコルに従って他のモジュールと交信す
る。コンピュータシステムは複数のコンピュータを含
み、各々のコンピュータは作動的に第２のネットワーク
に接続し、また各々は第２の所定のプロトコルに従って
他のコンピュータと交信する。インターフェイス装置は
作動的に第１のネットワークと接続する、プロセス制御
システムのモジュールで利用するプロセッサと互換性の
ある第１のプロセッサを含む。第１のプロセッサは、プ
ロセス制御システムとコンピュータシステムから受け取
った要求及び応答コマンドに応えて第１の所定のプロト
コルに従って第１のネットワークに接続された複数のモ
ジュールと交信するようにプロセス制御システムの他の
モジュールと同様に第１のネットワークにインターフェ
イスする。第２のプロセッサは作動的に前記第２のネッ
トワークに接続し、前記コンピュータシステムのコンピ
ュータで利用するプロセッサと互換性のあるタイプのも
のである。第２のプロセッサは、プロセス制御システム
とコンピュータシステムから受け取った要求及び応答コ
マンドに応えて第２の所定のプロトコルに従って第２の
ネットワークに接続された複数のコンピュータと交信す
るようにコンピュータシステムの他のコンピュータと同
様に第２のネットワークにインターフェイスする。第１
と第２のプロセッサの両方でアクセス可能な記憶装置
は、メモリＡとメモリＢの２つの部分に分割する。第１
のプロセッサはプロセス制御システムからコンピュータ
システムに転送する情報をメモリＡ部分に格納し、前記
コンピュータシステムから前記プロセス制御システムに
渡す情報をメモリＢ部分から取り出す。第２のプロセッ
サはコンピュータシステムからプロセス制御システムに
転送する情報をメモリＢ部分に格納し、前記プロセス制
御システムからコンピュータシステムに渡す情報をメモ
リＡ部分から取り出し、それによりプロセス制御システ
ムとコンピュータシステム間の交信をもたらす。
【０００６】
【実施例】本発明のインターフェイス装置を説明する前
に、プロセス制御システム、特にインターフェイス装置
を利用できる実施例のプロセス制御システムを理解する
ことが有用であろう。図１にはプロセス制御システム10
のブロック図が示されている。プロセス制御システム10
にはプラント制御ネットワーク11が含まれており、その
ネットワークにはプロセス制御器20’を接続するデータ
・ハイウェイ12が接続されている。今日のプロセス制御
システム10では、対応するハイウェイ・ゲートウェイ 6
01と対応するデータハイウェイ12を通して、追加プロセ
ス制御器20’を作動的にプラント制御ネットワーク11に
接続することが出来る。プロセス制御器20はネットワー
ク・インターフェイス・モジュール（ＮＩＭ） 602に対
する汎用制御ネットワーク（ＵＣＮ）14を通して作動的
にプラント制御ネットワーク11に接続されている。プロ
セス制御システム10の実施例では、対応するＵＣＮ14及
び対応するＮＩＭ 602を通して追加プロセス制御器20を
作動的にプラント制御ネットワーク11に接続することが
出来る。プロセス制御器20と20' はアナログ入出力信号
とディジタル入出力信号（それぞれＡ／Ｉ、Ａ／Ｏ、Ｄ
／Ｉ、Ｄ／Ｏ）をバルブ、圧力スィッチ、圧力ゲージ、
熱電対等を初めとする様々な現場装置（図示せず）から
プロセス制御システム10へインターフェイスする。
に、プロセス制御システム、特にインターフェイス装置
を利用できる実施例のプロセス制御システムを理解する
ことが有用であろう。図１にはプロセス制御システム10
のブロック図が示されている。プロセス制御システム10
にはプラント制御ネットワーク11が含まれており、その
ネットワークにはプロセス制御器20’を接続するデータ
・ハイウェイ12が接続されている。今日のプロセス制御
システム10では、対応するハイウェイ・ゲートウェイ 6
01と対応するデータハイウェイ12を通して、追加プロセ
ス制御器20’を作動的にプラント制御ネットワーク11に
接続することが出来る。プロセス制御器20はネットワー
ク・インターフェイス・モジュール（ＮＩＭ） 602に対
する汎用制御ネットワーク（ＵＣＮ）14を通して作動的
にプラント制御ネットワーク11に接続されている。プロ
セス制御システム10の実施例では、対応するＵＣＮ14及
び対応するＮＩＭ 602を通して追加プロセス制御器20を
作動的にプラント制御ネットワーク11に接続することが
出来る。プロセス制御器20と20' はアナログ入出力信号
とディジタル入出力信号（それぞれＡ／Ｉ、Ａ／Ｏ、Ｄ
／Ｉ、Ｄ／Ｏ）をバルブ、圧力スィッチ、圧力ゲージ、
熱電対等を初めとする様々な現場装置（図示せず）から
プロセス制御システム10へインターフェイスする。
【０００７】プラント制御ネットワーク11は、プラント
・オペレータと共に制御プロセスの全体的な監視を用意
し、監視機能を行うのに必要な全ての情報を取得し、オ
ペレータとのインターフェイスを含む。プラント制御ネ
ットワーク11は複数の物理的モジュールを含み、それに
は汎用オペレータ・ステーション（ＵＳ） 122、アプリ
ケーション・モジュール（ＡＭ） 124、経過モジュール
（ＨＭ） 126、コンピュータ・モジュール（ＣＭ） 128
及び制御しているプロセスの必要な制御・監視機能を行
うのに必要なそれらのモジュール（及び追加タイプのモ
ジュール、図示せず）の複製がある。それらの物理的モ
ジュールの各々にはマイクロプロセッサが含まれ、それ
らのモジュールの各々は所定のプロトコルに従って必要
に応じて互いに交信可能にする局所制御ネットワーク
（ＬＣＮ） 120に作動的に接続されている。ＮＩＭ 602
とＨＧ 601はそれぞれＬＣＮ 120とＵＣＮ14及びＬＣＮ
120とデータ・ハイウェイ12の間のインターフェイスを
提供する。プラント制御ネットワーク11と物理的モジュ
ールのより完全な説明は、米国特許 4,607,256号を参照
することで得ることが出来、プロセス制御器20’のより
完全な説明は米国特許4,296,464号を参照することで得
ることが出来る。プロセス制御器20はプロセス制御器2
0’と同様の機能を提供するが、多くの改善と強化内容
を含んでいる。
・オペレータと共に制御プロセスの全体的な監視を用意
し、監視機能を行うのに必要な全ての情報を取得し、オ
ペレータとのインターフェイスを含む。プラント制御ネ
ットワーク11は複数の物理的モジュールを含み、それに
は汎用オペレータ・ステーション（ＵＳ） 122、アプリ
ケーション・モジュール（ＡＭ） 124、経過モジュール
（ＨＭ） 126、コンピュータ・モジュール（ＣＭ） 128
及び制御しているプロセスの必要な制御・監視機能を行
うのに必要なそれらのモジュール（及び追加タイプのモ
ジュール、図示せず）の複製がある。それらの物理的モ
ジュールの各々にはマイクロプロセッサが含まれ、それ
らのモジュールの各々は所定のプロトコルに従って必要
に応じて互いに交信可能にする局所制御ネットワーク
（ＬＣＮ） 120に作動的に接続されている。ＮＩＭ 602
とＨＧ 601はそれぞれＬＣＮ 120とＵＣＮ14及びＬＣＮ
120とデータ・ハイウェイ12の間のインターフェイスを
提供する。プラント制御ネットワーク11と物理的モジュ
ールのより完全な説明は、米国特許 4,607,256号を参照
することで得ることが出来、プロセス制御器20’のより
完全な説明は米国特許4,296,464号を参照することで得
ることが出来る。プロセス制御器20はプロセス制御器2
0’と同様の機能を提供するが、多くの改善と強化内容
を含んでいる。
【０００８】図２は、本発明のインターフェイス装置 3
00で相互接続したプロセス制御システム10とコンピュー
タシステム 200のシステムブロック図である。実施例の
コンピュータシステムにはネットワーク 210に接続した
複数のＶＡＸコンピュータが含まれている。ＶＡＸ２，
ＶＡＸ３...220はそれぞれ作動的にＶＡＸネットワーク
210に接続されている。ＶＡＸ１ 220（他のＶＡＸマシ
ンないしコンピュータから遠隔的に位置している）もリ
ンク 230を通してＶＡＸネットワーク 210に接続されて
いる。各々のＶＡＸ 220は所定のプロトコルによりＶＡ
Ｘネットワーク210上の他のＶＡＸと交信する。（ＶＡ
Ｘはマサチューセッツ州メイナードのディジタル・エク
ウィップメント社のコンピュータ系列ないしクラスであ
り、ＶＡＸコンピュータとネットワークのＤＥＣネット
に関する追加資料はディジタル・エクウィップメント社
が提供するマニュアルから得ることが出来る）。当業者
にはＶＡＸコンピュータシステムをこの説明と実施例で
利用することが出来るが、ここに説明するようにどのよ
うなコンピュータシステムも利用することが出来、どの
様なプロセス制御システムも同様に使用することが出来
ることが理解されよう。
00で相互接続したプロセス制御システム10とコンピュー
タシステム 200のシステムブロック図である。実施例の
コンピュータシステムにはネットワーク 210に接続した
複数のＶＡＸコンピュータが含まれている。ＶＡＸ２，
ＶＡＸ３...220はそれぞれ作動的にＶＡＸネットワーク
210に接続されている。ＶＡＸ１ 220（他のＶＡＸマシ
ンないしコンピュータから遠隔的に位置している）もリ
ンク 230を通してＶＡＸネットワーク 210に接続されて
いる。各々のＶＡＸ 220は所定のプロトコルによりＶＡ
Ｘネットワーク210上の他のＶＡＸと交信する。（ＶＡ
Ｘはマサチューセッツ州メイナードのディジタル・エク
ウィップメント社のコンピュータ系列ないしクラスであ
り、ＶＡＸコンピュータとネットワークのＤＥＣネット
に関する追加資料はディジタル・エクウィップメント社
が提供するマニュアルから得ることが出来る）。当業者
にはＶＡＸコンピュータシステムをこの説明と実施例で
利用することが出来るが、ここに説明するようにどのよ
うなコンピュータシステムも利用することが出来、どの
様なプロセス制御システムも同様に使用することが出来
ることが理解されよう。
【０００９】コンピュータシステムは本発明の装置であ
るインターフェイス 300を通してプロセス制御システム
10の様々なモジュールからデータを得ることが出来る。
インターフェイスＡ 300Ａは作動的にプロセス制御シス
テム10ＡのＬＣＮ 120とコンピュータシステムのＶＡＸ
ネットワーク 210に接続されている。同様にインターフ
ェイスＢ 300Ｂはプロセス制御システム10ＢのＬＣＮ 1
20とコンピュータシステムのＶＡＸネットワーク 210に
接続されている。インターフェイス 300は、コンピュー
タシステム 200のＶＡＸコンピュータ 220によりインタ
ーフェイス 300があたかも別のＶＡＸのように所定のネ
ットワークプロトコルに従って交信される。同様にイン
ターフェイス 300は、所定のＬＣＮプロトコルに従って
ＬＣＮに接続された他のモジュールのようにプロセス制
御システム10のＬＣＮ 120に接続されたモジュールと交
信する。従ってＶＡＸコンピュータ２ 220がプロセス制
御システム10Ａ内のバルブ 125の電流状態ないし構成を
所望すれば、ＶＡＸコンピュータ 220はインターフェイ
スＡのアドレスを利用してインターフェイスＡ 300Ａと
交信し、所望の情報を所定のネットワークプロトコルに
従って要求する。インターフェイスＡ 300Ａは所定のＬ
ＣＮプロトコルに従って、ＬＣＮ 120に接続された他の
モジュールと同様にモジュールＸ 123（モジュールＸは
バルブ 125の構成ないし状態を持つ）と交信する。モジ
ュールＸはＬＣＮ 120に接続された他のモジュールに応
答するのと同様にインターフェイスＡ 300Ａに応答し、
要求データを供給する。データ交換はインターフェイス
Ａ 300Ａ内で行われ、所定のネットワークプロトコルに
従って要求ＶＡＸ即ちＶＡＸコンピュータ２ 220に伝達
され、それによりコンピュータシステム 200によるプロ
セス制御システムへのアクセスが行われる。インターフ
ェイスＢ 300Ｂはコンピュータシステム 200をプロセス
制御システム10Ｂに接続するのに利用する。コンピュー
タシステム 200のＶＡＸネットワーク 210に接続された
全てのＶＡＸコンピュータ 220は一つのインターフェイ
ス 300を通してプロセス制御システムへのアクセスを持
つ。図示していないが、当業者には追加コンピュータシ
ステム 200を対応するインターフェイス 300を通してプ
ロセス制御システム10Ａ、10Ｂに相互接続できることが
理解されよう。
るインターフェイス 300を通してプロセス制御システム
10の様々なモジュールからデータを得ることが出来る。
インターフェイスＡ 300Ａは作動的にプロセス制御シス
テム10ＡのＬＣＮ 120とコンピュータシステムのＶＡＸ
ネットワーク 210に接続されている。同様にインターフ
ェイスＢ 300Ｂはプロセス制御システム10ＢのＬＣＮ 1
20とコンピュータシステムのＶＡＸネットワーク 210に
接続されている。インターフェイス 300は、コンピュー
タシステム 200のＶＡＸコンピュータ 220によりインタ
ーフェイス 300があたかも別のＶＡＸのように所定のネ
ットワークプロトコルに従って交信される。同様にイン
ターフェイス 300は、所定のＬＣＮプロトコルに従って
ＬＣＮに接続された他のモジュールのようにプロセス制
御システム10のＬＣＮ 120に接続されたモジュールと交
信する。従ってＶＡＸコンピュータ２ 220がプロセス制
御システム10Ａ内のバルブ 125の電流状態ないし構成を
所望すれば、ＶＡＸコンピュータ 220はインターフェイ
スＡのアドレスを利用してインターフェイスＡ 300Ａと
交信し、所望の情報を所定のネットワークプロトコルに
従って要求する。インターフェイスＡ 300Ａは所定のＬ
ＣＮプロトコルに従って、ＬＣＮ 120に接続された他の
モジュールと同様にモジュールＸ 123（モジュールＸは
バルブ 125の構成ないし状態を持つ）と交信する。モジ
ュールＸはＬＣＮ 120に接続された他のモジュールに応
答するのと同様にインターフェイスＡ 300Ａに応答し、
要求データを供給する。データ交換はインターフェイス
Ａ 300Ａ内で行われ、所定のネットワークプロトコルに
従って要求ＶＡＸ即ちＶＡＸコンピュータ２ 220に伝達
され、それによりコンピュータシステム 200によるプロ
セス制御システムへのアクセスが行われる。インターフ
ェイスＢ 300Ｂはコンピュータシステム 200をプロセス
制御システム10Ｂに接続するのに利用する。コンピュー
タシステム 200のＶＡＸネットワーク 210に接続された
全てのＶＡＸコンピュータ 220は一つのインターフェイ
ス 300を通してプロセス制御システムへのアクセスを持
つ。図示していないが、当業者には追加コンピュータシ
ステム 200を対応するインターフェイス 300を通してプ
ロセス制御システム10Ａ、10Ｂに相互接続できることが
理解されよう。
【００１０】図３は本発明の実施例のインターフェイス
装置のブロック図である。インターフェイス 300は本質
的に２つの部分、即ちＶＡＸ部分とＬＣＮ部分からな
る。ＬＣＮ部分には作動的にプロセス制御システム10の
ＬＣＮ 120に接続するマイクロプロセッサ 310（ｕｐ）
を含んでいる。本発明の実施例では、マイクロプロセッ
サ 310はモトローラ 68000マイクロプロセッサである。
（当業者にはどの様なマイクロプロセッサも使用出来る
ことが理解されよう。それは実施を単純化してモジュー
ルのｕｐと同一タイプないし互換性のアップを利用す
る。従ってモトローラ・アップはモジュールのアップで
あるので実施例で使用する）。マイクロプロセッサ 310
は所定のＬＣＮプロトコルに従ってＬＣＮ 120にインタ
ーフェイスする。ＶＡＸ部分は作動的にＶＡＸネットワ
ーク 210に接続されたＶＡＸプロセッサ 320を含んでい
る。ＶＡＸは所定のＶＡＸプロトコルに従ってＶＡＸネ
ットワーク 210と交信する。実施例ではＶＡＸプロセッ
サはＲＴ 300ＤＥＣプロセッサ（上記した理由でＶＡＸ
プロセッサのディジタル・エクウィップメント社のプロ
セッサ）である。インターフェイス 300は作動的に所定
の方法でマイクロプロセッサ 310とＶＡＸプロセッサ 3
20の両方に接続されたメモリ 330を含んでいる。特にメ
モリ 330はメモリＡ 330ＡとメモリＢ 330Ｂの２つの部
分からなる。メモリＡ 330Ａはマイクロプロセッサ 310
により書き込み、ＶＡＸプロセッサ 320により読み取
る。反対にメモリＢ 330ＢはＶＡＸプロセッサ 320によ
り書き込み、マイクロプロセッサ 310により読み取るこ
とが出来る。このようにしてＶＡＸプロセッサ 320がＶ
ＡＸネットワーク 210から受け取ったメッセージはメモ
リＢ 330Ｂに書き込まれる。マイクロプロセッサ 310が
メモリＢを検査してプロセス制御システムのメッセージ
ないし要求が要求されていると判定すると、マイクロプ
ロセッサ 310が受け取ったプロセス制御システム10から
の要求データはメモリＡに書き込まれる。ＶＡＸプロセ
ッサ 320はメモリＡを検査し、新しいメッセージを検出
すると、データを取り出し、そのデータを要求ＶＡＸに
転送し、それによりＶＡＸがプロセス制御システム10に
アクセスするのを可能にする。
装置のブロック図である。インターフェイス 300は本質
的に２つの部分、即ちＶＡＸ部分とＬＣＮ部分からな
る。ＬＣＮ部分には作動的にプロセス制御システム10の
ＬＣＮ 120に接続するマイクロプロセッサ 310（ｕｐ）
を含んでいる。本発明の実施例では、マイクロプロセッ
サ 310はモトローラ 68000マイクロプロセッサである。
（当業者にはどの様なマイクロプロセッサも使用出来る
ことが理解されよう。それは実施を単純化してモジュー
ルのｕｐと同一タイプないし互換性のアップを利用す
る。従ってモトローラ・アップはモジュールのアップで
あるので実施例で使用する）。マイクロプロセッサ 310
は所定のＬＣＮプロトコルに従ってＬＣＮ 120にインタ
ーフェイスする。ＶＡＸ部分は作動的にＶＡＸネットワ
ーク 210に接続されたＶＡＸプロセッサ 320を含んでい
る。ＶＡＸは所定のＶＡＸプロトコルに従ってＶＡＸネ
ットワーク 210と交信する。実施例ではＶＡＸプロセッ
サはＲＴ 300ＤＥＣプロセッサ（上記した理由でＶＡＸ
プロセッサのディジタル・エクウィップメント社のプロ
セッサ）である。インターフェイス 300は作動的に所定
の方法でマイクロプロセッサ 310とＶＡＸプロセッサ 3
20の両方に接続されたメモリ 330を含んでいる。特にメ
モリ 330はメモリＡ 330ＡとメモリＢ 330Ｂの２つの部
分からなる。メモリＡ 330Ａはマイクロプロセッサ 310
により書き込み、ＶＡＸプロセッサ 320により読み取
る。反対にメモリＢ 330ＢはＶＡＸプロセッサ 320によ
り書き込み、マイクロプロセッサ 310により読み取るこ
とが出来る。このようにしてＶＡＸプロセッサ 320がＶ
ＡＸネットワーク 210から受け取ったメッセージはメモ
リＢ 330Ｂに書き込まれる。マイクロプロセッサ 310が
メモリＢを検査してプロセス制御システムのメッセージ
ないし要求が要求されていると判定すると、マイクロプ
ロセッサ 310が受け取ったプロセス制御システム10から
の要求データはメモリＡに書き込まれる。ＶＡＸプロセ
ッサ 320はメモリＡを検査し、新しいメッセージを検出
すると、データを取り出し、そのデータを要求ＶＡＸに
転送し、それによりＶＡＸがプロセス制御システム10に
アクセスするのを可能にする。
【００１１】図４、図５は本発明の実施例のインターフ
ェイス装置の交信シーケンスの流れ図であり、図４はイ
ンターフェイス装置のＶＡＸ部分の流れ図で、図５はイ
ンターフェイス装置のプロセス制御（ＬＣＮ）部分の流
れ図である。ＶＡＸプロセッサ 320は初期化した後、入
力メッセージがあるかどうかを判定する（ブロック41
0）。入力メッセージがあれば、ＶＡＸプロセッサ 320
はそのメッセージを受け取って処理し、要求データ、要
求ＶＡＸコンピュータ 220を識別し、メッセージの様々
なチェックを行ってシステムの完全性を確保する（ブロ
ック 420）。要求データは所定の様式に従ってメモリ部
分Ｂ 330Ｂに格納する。これにはＶＡＸプロセッサ 320
のみが行うメモリのこの部分への書き込み操作が必要で
あり（ブロック 430）、プロセスはブロック 440に続
く。ブロック 410で入力メッセージを受け取らなけれ
ば、プロセスはブロック 440に続く。ブロック 440で
は、ＶＡＸプロセッサ 320はメモリ部分Ａ 330Ａを検査
する。これはＶＡＸプロセッサ 320が読み取るだけのメ
モリ部分であり、ＶＡＸプロセッサ 320はメモリ部分Ａ
に書き込まない。メモリ部分Ａの検査の結果、ＶＡＸプ
ロセッサ 320はメモリのこの部分に新しいデータが格納
されたかどうか、即ちマイクロプロセッサ 310により格
納されたかどうかを判定する（ブロック 450）。新しい
データが検出されなければ、ＶＡＸプロセッサ 320はそ
のプロセスをブロック 410で続行する。メモリ部分Ａで
新しいデータを検出すれば、ＶＡＸプロセッサ 320は所
定のＶＡＸプロトコルに従って要求ＶＡＸコンピュータ
220と交信し、その中にマイクロプロセッサ 310により
供給された要求データを含める（ブロック 460）。ＶＡ
Ｘプロセッサ 320はデータの所定の様式への様式化を初
めとするデータに対する所定の検査を行う。
ェイス装置の交信シーケンスの流れ図であり、図４はイ
ンターフェイス装置のＶＡＸ部分の流れ図で、図５はイ
ンターフェイス装置のプロセス制御（ＬＣＮ）部分の流
れ図である。ＶＡＸプロセッサ 320は初期化した後、入
力メッセージがあるかどうかを判定する（ブロック41
0）。入力メッセージがあれば、ＶＡＸプロセッサ 320
はそのメッセージを受け取って処理し、要求データ、要
求ＶＡＸコンピュータ 220を識別し、メッセージの様々
なチェックを行ってシステムの完全性を確保する（ブロ
ック 420）。要求データは所定の様式に従ってメモリ部
分Ｂ 330Ｂに格納する。これにはＶＡＸプロセッサ 320
のみが行うメモリのこの部分への書き込み操作が必要で
あり（ブロック 430）、プロセスはブロック 440に続
く。ブロック 410で入力メッセージを受け取らなけれ
ば、プロセスはブロック 440に続く。ブロック 440で
は、ＶＡＸプロセッサ 320はメモリ部分Ａ 330Ａを検査
する。これはＶＡＸプロセッサ 320が読み取るだけのメ
モリ部分であり、ＶＡＸプロセッサ 320はメモリ部分Ａ
に書き込まない。メモリ部分Ａの検査の結果、ＶＡＸプ
ロセッサ 320はメモリのこの部分に新しいデータが格納
されたかどうか、即ちマイクロプロセッサ 310により格
納されたかどうかを判定する（ブロック 450）。新しい
データが検出されなければ、ＶＡＸプロセッサ 320はそ
のプロセスをブロック 410で続行する。メモリ部分Ａで
新しいデータを検出すれば、ＶＡＸプロセッサ 320は所
定のＶＡＸプロトコルに従って要求ＶＡＸコンピュータ
220と交信し、その中にマイクロプロセッサ 310により
供給された要求データを含める（ブロック 460）。ＶＡ
Ｘプロセッサ 320はデータの所定の様式への様式化を初
めとするデータに対する所定の検査を行う。
【００１２】他方、マイクロプロセッサ 310はメモリ部
分Ｂ 330Ｂを検査してＶＡＸプロセッサ 320によりその
中に新しいデータ要求が格納されたかどうかを判定する
（ブロック 465）。ＶＡＸプロセッサ 320により新しい
データが要求されれば（ブロック 470）、メモリ部分Ｂ
に格納されたメッセージをマイクロプロセッサ 310で処
理する。処理では機密性侵害がなく様式が正しいことを
確認するため要求データを検査し、プロセス制御システ
ム10とコンピュータシステム 200の間の適切な交信を確
実に行うのに必要なその他の妥当性検査を行う。メッセ
ージを一旦受けると、マイクロプロセッサ 310はその要
求をＬＣＮプロトコルに合わせて様式化し、ＬＣＮで適
切なモジュールと交信して要求データを得る（ブロック
475）。処理は次にブロック 480で続く。ＶＡＸがデー
タを受け取らなければ、即ちメモリ部分Ｂにメッセージ
が格納されていなければ、処理はブロック 480に続く。
ブロック 480では、マイクロプロセッサ 310はＬＣＮ 1
20を通してＬＣＮ要求データが受け取ったかどうかを検
査する。ＬＣＮ要求データを受け取れば、データを次に
メモリ部分Ａに転送してメッセージが適切な即ち要求Ｖ
ＡＸコンピュータ 220に転送されるようにメッセージを
識別する（ブロック 485）。マイクロプロセッサ 310が
ＬＣＮ要求データを受け取らなければ、処理はブロック
465に続く。マイクロプロセッサ 310が受け取った要求
ＬＣＮデータがメモリ部分Ａ 330Ａに転送されると、処
理は同様にブロック 465に続く。
分Ｂ 330Ｂを検査してＶＡＸプロセッサ 320によりその
中に新しいデータ要求が格納されたかどうかを判定する
（ブロック 465）。ＶＡＸプロセッサ 320により新しい
データが要求されれば（ブロック 470）、メモリ部分Ｂ
に格納されたメッセージをマイクロプロセッサ 310で処
理する。処理では機密性侵害がなく様式が正しいことを
確認するため要求データを検査し、プロセス制御システ
ム10とコンピュータシステム 200の間の適切な交信を確
実に行うのに必要なその他の妥当性検査を行う。メッセ
ージを一旦受けると、マイクロプロセッサ 310はその要
求をＬＣＮプロトコルに合わせて様式化し、ＬＣＮで適
切なモジュールと交信して要求データを得る（ブロック
475）。処理は次にブロック 480で続く。ＶＡＸがデー
タを受け取らなければ、即ちメモリ部分Ｂにメッセージ
が格納されていなければ、処理はブロック 480に続く。
ブロック 480では、マイクロプロセッサ 310はＬＣＮ 1
20を通してＬＣＮ要求データが受け取ったかどうかを検
査する。ＬＣＮ要求データを受け取れば、データを次に
メモリ部分Ａに転送してメッセージが適切な即ち要求Ｖ
ＡＸコンピュータ 220に転送されるようにメッセージを
識別する（ブロック 485）。マイクロプロセッサ 310が
ＬＣＮ要求データを受け取らなければ、処理はブロック
465に続く。マイクロプロセッサ 310が受け取った要求
ＬＣＮデータがメモリ部分Ａ 330Ａに転送されると、処
理は同様にブロック 465に続く。
【００１３】本発明の実施例では、ブロック 420の処理
の一部（図６に示す）には、データキャッシュ機能が含
まれており、メモリの専用部分を探索して要求データが
既にメモリ内に格納されているかどうかを判定し、そう
であれば要求データがデータと関連したタイムスタンプ
から現在のものかどうかを判定する（現在データは利用
者及びアプリーケーションにより様々である）。データ
を得ることが出来て現在のものであれば、既存のプロト
コルに従ってメモリに格納されたデータを取り出して要
求ＶＡＸに送信する。この検査は比較的高速で比較的低
速なＬＣＮに対する要求を行うことを削除できる。デー
タを得ることが出来ないあるいは現在のものでなけれ
ば、要求はここに説明したようにＬＣＮに対して行われ
る。当業者には様々な検査を初めとするブロック 420の
メッセージの処理は応答時間や得られるデータがどれほ
ど現在のものかなどのシステム・パラメータや要件に依
って変化することが理解されよう。
の一部（図６に示す）には、データキャッシュ機能が含
まれており、メモリの専用部分を探索して要求データが
既にメモリ内に格納されているかどうかを判定し、そう
であれば要求データがデータと関連したタイムスタンプ
から現在のものかどうかを判定する（現在データは利用
者及びアプリーケーションにより様々である）。データ
を得ることが出来て現在のものであれば、既存のプロト
コルに従ってメモリに格納されたデータを取り出して要
求ＶＡＸに送信する。この検査は比較的高速で比較的低
速なＬＣＮに対する要求を行うことを削除できる。デー
タを得ることが出来ないあるいは現在のものでなけれ
ば、要求はここに説明したようにＬＣＮに対して行われ
る。当業者には様々な検査を初めとするブロック 420の
メッセージの処理は応答時間や得られるデータがどれほ
ど現在のものかなどのシステム・パラメータや要件に依
って変化することが理解されよう。
【００１４】従って当業者はＶＡＸネットワーク 210に
接続されたＶＡＸコンピュータ 220システムには変更を
行う必要がなく、プロセス制御システムの様々なモジュ
ールに対して変更を行う必要がないことを理解しよう。
プロセス制御システムのモジュールは本発明のインター
フェイス 300とあたかも別のモジュールのように交信す
る。同様にＶＡＸはＶＡＸネットワーク 210を通してネ
ットワークに接続されたあたかも別のＶＡＸのようにイ
ンターフェイスと交信する。メッセージには要求デー
タ、送信ＶＡＸを識別する情報が含まれる。各々のシス
テム完全性を維持する機密性検査を初めとするインター
フェイス 300内で行われる処理には、データをタイムス
タンプし、要求を整理する追加処理も含まれる。図４は
コンピュータシステム 200による要求を説明している
が、その反対、即ちプロセス制御システムによる要求も
実施できることが理解されよう。
接続されたＶＡＸコンピュータ 220システムには変更を
行う必要がなく、プロセス制御システムの様々なモジュ
ールに対して変更を行う必要がないことを理解しよう。
プロセス制御システムのモジュールは本発明のインター
フェイス 300とあたかも別のモジュールのように交信す
る。同様にＶＡＸはＶＡＸネットワーク 210を通してネ
ットワークに接続されたあたかも別のＶＡＸのようにイ
ンターフェイスと交信する。メッセージには要求デー
タ、送信ＶＡＸを識別する情報が含まれる。各々のシス
テム完全性を維持する機密性検査を初めとするインター
フェイス 300内で行われる処理には、データをタイムス
タンプし、要求を整理する追加処理も含まれる。図４は
コンピュータシステム 200による要求を説明している
が、その反対、即ちプロセス制御システムによる要求も
実施できることが理解されよう。
【図１】本発明のインターフェイス装置を利用したプロ
セス制御システムの実施例のブロック図である。
セス制御システムの実施例のブロック図である。
【図２】本発明のインターフェイス装置によりコンピュ
ータシステムに相互接続されたプロセス制御システムの
システムブロック図である。
ータシステムに相互接続されたプロセス制御システムの
システムブロック図である。
【図３】本発明の実施例のインターフェイス装置のブロ
ック図である。
ック図である。
【図４】インターフェイス装置のＶＡＸ部分の流れ図で
ある。
ある。
【図５】インターフェイス装置のプロセス制御（ＬＣ
Ｎ）部分の流れ図である。
Ｎ）部分の流れ図である。
【図６】インターフェイス装置のＶＡＸ部分のデータ・
キャッシュ機能を示す流れ図である。
キャッシュ機能を示す流れ図である。
10:プロセス制御システム 11:プラント制御ネットワーク 12:データ・ハイウェイ 20:プロセス制御器 20':プロセス制御器 200:コンピュータシステム 300:インターフェイス 300Ａ:メモリＡ 300Ｂ:メモリＢ
Claims (2)
- 【請求項１】 それぞれ作動的に第１のネットワークに
接続され、第１の所定のプロトコルに従って他のモジュ
ールと交信する複数のモジュールを含むプロセス制御シ
ステムと、それぞれ作動的に第２のネットワークに接続
され、第２の所定のプロトコルに従って他のコンピュー
タと交信する複数のコンピュータを含むコンピュータシ
ステムとの間で交信を行うインターフェイス装置におい
て、 a) 作動的に前記第１のネットワークに接続され、前記
プロセス制御システムのモジュールで利用するプロセッ
サと互換性があり、プロセス制御システムとコンピュー
タシステムから受け取った要求及び応答コマンドに応え
て第１の所定のプロトコルに従って第１のネットワーク
に接続された複数のモジュールと交信するために前記プ
ロセス制御システムの他のモジュールと同様に第１のネ
ットワークにインターフェイスする第１のプロセッサ
と、 b) 作動的に前記第２のネットワークに接続され、前記
コンピュータシステムのコンピュータで利用するプロセ
ッサと互換性があり、プロセス制御システムとコンピュ
ータシステムから受け取った要求及び応答コマンドに応
えて第２の所定のプロトコルに従って第２のネットワー
クに接続された複数のコンピュータと交信するために前
記コンピュータシステムの他のコンピュータと同様に第
２のネットワークにインターフェイスする第２のプロセ
ッサと、 c) 情報を格納するためのもので、 i) 前記第１のプロセッサはプロセス制御システムから
コンピュータシステムに転送する情報をメモリＡ部分に
格納し、 ii) 前記第１のプロセッサは前記コンピュータシステ
ムから前記プロセス制御システムに渡す情報をメモリＢ
部分から取り出し、 iii) 前記第２のプロセッサはコンピュータシステムか
らプロセス制御システムに転送する情報をメモリＢ部分
に格納し、 iv) 前記第２のプロセッサは前記プロセス制御システ
ムから前記コンピュータシステムに渡す情報をメモリＡ
部分から取り出し、それによりプロセス制御システムと
コンピュータシステムの間の交信をもたらすようにメモ
リＡとメモリＢの２つの部分に分割された記憶手段とか
らなるインターフェイス装置。 - 【請求項２】 それぞれ作動的に第１のネットワークに
接続され、第１の所定のプロトコルに従って他のモジュ
ールと交信する複数のモジュールを含むプロセス制御シ
ステムと、それぞれ作動的に第２のネットワークに接続
され、第２の所定のプロトコルに従って他のコンピュー
タと交信する複数のコンピュータを含むコンピュータシ
ステムと、更に、第１のプロセッサを作動的に前記第１
のネットワークに接続して第１の所定のプロトコルに従
って複数のモジュールと交信し、第２のプロセッサを作
動的に前記第２のネットワークに接続して第２の所定の
プロトコルに従って複数のコンピュータと交信し、さら
にこの前記第１と第２の両プロセッサが第１の部分（メ
モリＡ部分）と第２の部分（メモリＢ部分）を有するメ
モリに作動的に接続するようにインターフェイス装置と
を有して、上記プロセス制御システムとコンピュータシ
ステムの間にインターフェイス装置を接続されて、プロ
セス制御システムとコンピュータシステム間でインター
フェイスする方法において、Ａ−第２のプロセッサにつ
いては、 a) いずれかのコンピュータから入力メッセージがある
かどうかを判定し、なければステップ（ｅ）に進み、 b) 入力メッセージを受取り、 c) 入力メッセージを処理してメッセージの妥当性を検
証し、メッセージを所定の様式に様式化し、 d) 処理したメッセージをメモリのメモリＢ部分に格納
し、 e) メモリのメモリＡ部分を検査してその中に新しい情
報が格納されているか判定し、されていなければステッ
プ（ａ）に進み、 f) 新しい情報を識別された要求を行ったコンピュータ
に送信し、そして g) ステップ（ａ）に進み、 Ｂ−第１のプロセッサについては、 h) メモリのメモリＢ部分を検査してコンピュータシス
テムから入力があるかどうかを判定し、なければステッ
プ（ｊ）に進み、 i) 第１の所定のプロトコルを通して第１のネットワー
ク上の識別されたモジュールと交信して要求情報を取得
し、 j) いずれかのモジュールからメッセージを受け取った
かどうかを判定し、そうでなければステップ（ｌ）に進
み、 k) 受け取った情報をメモリのメモリＡ部分に転送し、
そして l) ステップ（ｈ）に進むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86838292A | 1992-04-14 | 1992-04-14 | |
| US868382 | 1992-04-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0736840A true JPH0736840A (ja) | 1995-02-07 |
Family
ID=25351568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10983893A Withdrawn JPH0736840A (ja) | 1992-04-14 | 1993-04-14 | インターフェイス装置およびインターフェイス方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0566283A3 (ja) |
| JP (1) | JPH0736840A (ja) |
| AU (1) | AU658283B2 (ja) |
| CA (1) | CA2093469A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738388B1 (en) | 1998-09-10 | 2004-05-18 | Fisher-Rosemount Systems, Inc. | Shadow function block interface for use in a process control network |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6070250A (en) * | 1996-12-13 | 2000-05-30 | Westinghouse Process Control, Inc. | Workstation-based distributed process control system |
| US6834388B1 (en) | 1998-03-13 | 2004-12-21 | Iconics, Inc. | Process control |
| US7003558B2 (en) | 1998-10-16 | 2006-02-21 | Iconics, Inc. | Method and system for communicating information and controlling equipment according to a standard protocol between two computers |
| US7017116B2 (en) | 1999-01-06 | 2006-03-21 | Iconics, Inc. | Graphical human-machine interface on a portable device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4296464A (en) * | 1977-03-03 | 1981-10-20 | Honeywell Inc. | Process control system with local microprocessor control means |
| US4363090A (en) * | 1980-08-01 | 1982-12-07 | Pellerin Milnor Corporation | Process control method and apparatus |
| US4636942A (en) * | 1983-04-25 | 1987-01-13 | Cray Research, Inc. | Computer vector multiprocessing control |
| DE3706325A1 (de) * | 1987-02-27 | 1988-09-08 | Phoenix Elekt | Steuer- und datennetzwerk |
| US5142638A (en) * | 1989-02-07 | 1992-08-25 | Cray Research, Inc. | Apparatus for sharing memory in a multiprocessor system |
| US5146401A (en) * | 1989-09-05 | 1992-09-08 | Honeywell Inc. | Apparatus for providing a universal interface in a process control system |
-
1993
- 1993-04-01 EP EP19930302574 patent/EP0566283A3/en not_active Withdrawn
- 1993-04-06 CA CA 2093469 patent/CA2093469A1/en not_active Abandoned
- 1993-04-07 AU AU36798/93A patent/AU658283B2/en not_active Ceased
- 1993-04-14 JP JP10983893A patent/JPH0736840A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738388B1 (en) | 1998-09-10 | 2004-05-18 | Fisher-Rosemount Systems, Inc. | Shadow function block interface for use in a process control network |
| US7519083B2 (en) | 1998-09-10 | 2009-04-14 | Fisher-Rosemount Systems, Inc. | Shadow function block interface for use in a process control network |
Also Published As
| Publication number | Publication date |
|---|---|
| AU658283B2 (en) | 1995-04-06 |
| AU3679893A (en) | 1993-10-21 |
| EP0566283A2 (en) | 1993-10-20 |
| EP0566283A3 (en) | 1994-12-07 |
| CA2093469A1 (en) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809334A (en) | Receive packet pre-parsing by a DMA controller | |
| US5416908A (en) | Interface between industrial controller components using common memory | |
| JPH0736840A (ja) | インターフェイス装置およびインターフェイス方法 | |
| KR20000016245A (ko) | 호스트 프로세서와 대량 저장 제어기간의 보조 통신 | |
| JPH02143306A (ja) | 数値制御装置 | |
| CA1236923A (en) | Architecture for a distributive microprocessing system | |
| US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
| JPS633351B2 (ja) | ||
| US4806927A (en) | Communication control method | |
| JP3005379B2 (ja) | プログラマブルコントローラ間通信システム | |
| JP2838588B2 (ja) | プロセスデータ処理システム | |
| JPH04160546A (ja) | 集線装置のアドレス動的変更方式 | |
| JPS6031668A (ja) | 分散形情報処理システムの制御方式 | |
| JP3595131B2 (ja) | プラント制御システム | |
| JP2002095068A (ja) | 監視制御システム | |
| JP3294305B2 (ja) | 遠隔監視制御システムのデータ処理方式 | |
| JPH0448306B2 (ja) | ||
| JP3577727B2 (ja) | 情報処理装置の管理制御装置 | |
| JPS6196849A (ja) | 伝送システム制御方式 | |
| JPS5855537B2 (ja) | ホストシステムの応答方式 | |
| JPH05265795A (ja) | 共有メモリ制御方式 | |
| JPS62293309A (ja) | 数値制御装置のデ−タ・リ−ド・ライト方式 | |
| JPH0397331A (ja) | データ交換装置 | |
| JPH01233651A (ja) | 通信制御方式 | |
| JPH04284588A (ja) | プログラマブル・リモートｉｄコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |