JPH01206620A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置の製造方法に係り、特に異方性ドラ
イエツチング法によって加工されたシリコン表面層にｎ
型不純物を拡散させる工程を含む半導体装置の製造方法
に関する。

（従来の技術） 近年、１トランジスタ／１キヤパシタ構成のメモリセル
を用いたダイナミックＲＡＭ　（以下ｄＲＡＭと略称す
る）の高集積化が著しい。このｄＲＡＭにおいて、高集
積化に伴うキャパシタ容量の減少を補償するためにキャ
パシタ面積を稼ぐ構造が有望視されている。この場合、
シリコン基板の微細領域に溝を形成する方法として通常
、異方性ドライエッチング法が用いられ、溝はほぼ垂直
側壁をもって形成される。しかし、異方性ドライエツチ
ング法によってこのような溝を形成すると、溝の側壁及
び底部のシリコンの表面層にはエツチング時のイオン衝
撃により損傷が生じる。さらに、エツチングガスとシリ
コンとの反応生成物がシリコン表面に汚染層として堆積
する。叙上から、シリコンの異方性エツチングの後に、
これら損傷層及び汚染層を除去する工程が必要である。

従来から、この後処理工程としては、洗浄処理が行われ
ている。

しかし、このような洗浄処理では必ずしも汚染層及び損
傷層を完全に除去することはできない。異方性エツチン
グにより加工したシリコンの表面層に不純物を導入する
工程には上記シリコン表面上に不純物を含んだ拡散源を
形成し、この拡散源からシリコン表面層へ不純物を熱拡
散させる方法が広く用いられている。

（発明が解決しようとする課題） 上記従来の技術のｎ型不純物をそれを含むシリコン酸化
物からシリコン表面層へ拡散させる場合、上記異方性エ
ツチング時に形成された汚染層及び損傷層の存在が不純
物の拡散を阻害し、均質なｎ型導体層の形成を不可能に
する。具体的にはこのような溝掘り形モス（ＭＯＳ）キ
ャパシタを形成した場合、表面不純物のばらつきは、そ
の上に形成したゲート酸化膜の膜厚のばらつきの原因と
なり、最終的にはＭＯＳキャパシタの蓄積電荷量の低下
とばらつきをもたらし、素子特性の劣化を招く。さらに
、上記ｎ型不純物拡散層がｎ−ｐ接合を形成する場合に
は、この接合部の特性をも劣化させるためｄＲＡＭの記
憶保持特性が著しく劣化する。

本発明は上記従来の技術の問題点を改良するもので、異
方性ドライエツチング法によって加工されたシリコン表
面の汚染層および損傷層を除去し、このシリコン表面層
へｎ型不純物を、ｎ型不純物を含むシリコン酸化物から
均質に拡散させ、このシリコン表面に形成される素子の
特性向上を図り、もってｄ　ｄＲＡＭなとの素子特性の
向上を可能とした半導体装置の製造方法を提供すること
を目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明にかかる半導体装置の製造方法は、異方性ドライ
エツチング法により加工されたシリコン表面に非酸化性
雰囲気中６００℃以上の第１次熱処理を施す工程と、ｎ
型不純物を含むシリコン酸化物層を被着する工程と、８
００°Ｃ以上の第２次熱処理を施し前記シリコン酸化物
層中のｎ型不純物を前記シリコンの表層に熱拡散させる
工程を含むものであり、また、異方性ドライエツチング
法により加工されたシリコン表面に膜厚２００Å以下酸
化膜を形成する工程と、非酸化性雰囲気中６００℃以上
の第１次熱処理を施す工程と、ｎ型不純物を含むシリコ
ン酸化物層を被着する工程と、８００℃以上の第２次熱
処理を施し前記シリコン酸化物層中のｎ型不純物を前記
シリコンの表面に熱拡散させる工程を含むものであり、
さらに、前記において非酸化性雰囲気が窒素、またはア
ルゴンのｉ囲気であることを特徴とし、さらに、前記に
おいて第１次熱処理を真空中で施すことを特徴とするも
のである。

（作　用） 本発明によれば、非酸化雰囲気或いは真空中での熱処理
によって、異方性ドライエツチング時に生じたシリコン
表面の汚染層及び損傷層を効果的に除去することができ
る。この場合の熱処理の温度は高いほどこの効果は高ま
るため６００℃以上で行うことが必要である。この熱処
理によって汚染層中の不純物は大部分が外方拡散によっ
て除去され、ごく一部基板内へ拡散した場合も十分に問
題ない程度に拡散させることができる。また、異方性ド
ライエツチング法で加工した際に生じたシリコン表面の
損傷層も上記の熱処理によって回復させることができる
。叙上の如く本発明によれば、異方性ドライエツチング
法によるシリコン表面加工後の表面改質に対して大きな
効果を得ることができ、その後にｎ型不純物を含んだシ
リコン酸化物を被着、そこからｎ型不純物を拡散する場
合均一な拡散層の形成を可能にし、形成される素子の特
性を顕著に向上させることができる。

（実施例） 以下、この発明の一実施例の半導体装置の製造方法につ
き、第１図を参照して説明する。

第１図ａ−ｅに一例のｄＲＡＭ　＆こおける溝堀リキャ
パシタの製造工程を工程順に断面図で示す。まず、第１
図ａに示すように、例えば比抵抗が５〜５０Ω・Ｇのｐ
型（１００）シリコン基板１を用意し、フィールド絶縁
膜２を形成した後、全面に膜厚が約０．８声のＣＶＤ酸
化膜３を形成する。ついで、このＣＶＤ酸化膜３をパタ
ーニングする（第１図ａ）。

次に、前記ＣＶＤ酸化膜３のパターンをマスクにして、
反応性イオンエツチング（ＲＩ　Ｅ）法によりシリコン
基板の表面に垂直側壁を有する深さ約３１ＩＩｎの溝４
を形成する（第１図ｂ）。このとき、溝４内に露出した
シリコン基板面に汚染層５と損傷層６が形成される。

次に、洗浄処理によって汚染層５の大部分が除去される
。しかし、わずかに残留している汚染物および損傷層は
その後の非酸化性雰囲気中或いは真空中での高温処理に
よって完全に除去することができる（第１図Ｃ）。

次に、全面に例えば砒素を含んだ膜厚１０００人のシリ
コン酸化膜７を形成し、１０００℃、Ｎ２雰囲気中で砒
素をシリコン基板の表面に拡散させ、ｎ型不純物層８を
形成する（第１図ｄ）。

次に、砒素を含んだシリコン酸化膜７を除去して、ゲー
ト酸化膜９、ゲート電極１０を形成して溝堀リキャヤパ
シタが完成する（第１図ｅ）。

この実施例によればＲＩＥにより形成されたキャパシタ
溝表面の汚染層及び損傷層を完全に除去することができ
、これにより、この領域にｎ型不純物を均一に、かつ、
制御性よく拡散させることができ、接合特性、ゲート絶
縁特性を向上させることができる。したがって、この実
施例によれば信頼性の高い高集積ｄＲＡＭを得ることが
できる。

本発明は上記実施例に限られることなく、一般に異方性
ドライエツチング法によって加工されたシリコン表面に
対してドーピング不純物を拡散させる工程を有する半導
体装置の製造方法に応用することができる。

〔発明の効果〕

本発明によれば異方性ドライエツチング法により加工さ
れたシリコン表面に対してドーピング不純物を制御性よ
く均一に拡散させることができ、素子特性を向上させる
ことができる顕著な利点がある。

【図面の簡単な説明】

第１図ａ　’−ｅは本発明の一実施例にかかるｄＲＡＭ
セルの製造工程を工程順に示すいずれも断面図である。 １・・・（Ｐ型）シリコン基板 ２・・・フィールド絶縁膜　　　　３・・・ＣＶＤ酸化
膜５・・・汚染層　　　　　　　　　６・・・損傷層７
・・・砒素を含んだシリコン酸化膜 ８・・・ｎ型不純物拡散層　　　　９・・・ゲート酸化
膜１０・・・ゲート電極 代理人　弁理士　　井　上　−男 ８：′ｒＬ型、１７純物鴇軟層 （Ｃ） ′□□８

Claims (4)

【特許請求の範囲】
1. （１）異方性ドライエッチング法により加工されたシリ
   コン表面に非酸化性雰囲気中６００℃以上の第１次熱処
   理を施す工程と、ｎ型不純物を含むシリコン酸化物層を
   被着する工程と、８００℃以上の第２次処理を施し前記
   シリコン酸化物層中のｎ型不純物を前記シリコンの表層
   に熱拡散させる工程を含む半導体装置の製造方法。
2. （２）異方性ドライエッチング法により加工されたたシ
   リコン表面に膜厚２００Å以下の酸化膜を形成する工程
   と、非酸化性雰囲気中６００℃以上の第１次熱処理を施
   す工程と、ｎ型不純物を含むシリコン酸化物層を被着す
   る工程と、８００℃以上の第２次熱処理を施し前記シリ
   コン酸化物層中のｎ型不純物を前記シリコンの表層に熱
   拡散させる工程を含む半導体装置の製造方法。
3. （３）非酸化性雰囲気が窒素、またはアルゴンの雰囲気
   であることを特徴とする請求項１、または２に記載の半
   導体装置の製造方法。
4. （４）第１次熱処理を真空中で施すことを特徴とする請
   求項１、または２に記載の半導体装置の製造方法。