JPH08125010A - 半導体装置の隔離構造とその製造方法 - Google Patents

半導体装置の隔離構造とその製造方法

Info

Publication number
JPH08125010A
JPH08125010A JP7003152A JP315295A JPH08125010A JP H08125010 A JPH08125010 A JP H08125010A JP 7003152 A JP7003152 A JP 7003152A JP 315295 A JP315295 A JP 315295A JP H08125010 A JPH08125010 A JP H08125010A
Authority
JP
Japan
Prior art keywords
region
field
substrate
isolation structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7003152A
Other languages
English (en)
Other versions
JP3628362B2 (ja
Inventor
Eiken Den
永權 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH08125010A publication Critical patent/JPH08125010A/ja
Application granted granted Critical
Publication of JP3628362B2 publication Critical patent/JP3628362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 小さいパターン大きさのフィールドトランジ
スタの絶縁特性を向上させる、半導体装置の隔離構造と
その製造方法を提供する。 【構成】 この半導体装置の隔離構造の製造方法は、単
結晶シリコン基板２１のフィールド領域を除いた活性領
域上に順次形成されたパッド酸化膜２２と窒化膜のパタ
ーンを形成する段階と、単結晶シリコン基板２１のフィ
ールド領域にフィールド酸化膜２７を形成する段階と、
フィールド酸化膜２７の縁部に該当する所定部分を食刻
して所定部分に該当するシリコン基板２１の表面を露出
させる段階と、表面が露出されたシリコン基板２１の領
域にチャンネルストップドーピングイオンをイオン注入
し、そのチャンネルストップドーピングイオンを熱処理
してチャンネルストップドーピング領域２６を形成する
段階とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィールド酸化膜の下
部のシリコン基板にチャンネルストップドーピング（ch
annel stop doping ）領域を形成する技術に関するもの
であり、詳しくは、フィールド酸化膜の縁部の下部のシ
リコン基板だけについてチャンネルストップドーピング
濃度を選択的に増加させて、小さいパターンのフィール
ドトランジスタの絶縁特性を向上させる、半導体装置の
隔離構造とその製造方法に関するものである。
【０００２】
【従来の技術】一般に、集積回路においては、シリコン
基板の活性領域を互いに絶縁させるための方法の１つと
して、シリコン基板のフィールド領域上にフィールド酸
化膜を形成するＬＯＣＯＳ（local oxidation of silic
on）法が多く使用されている。
【０００３】このＬＯＣＯＳ法は、単結晶シリコン基板
の全面上にパッド（pad ）酸化膜を形成し、単結晶シリ
コン基板の活性領域に該当するパッド酸化膜の領域上だ
けに窒化膜のパターンを形成した後、その窒化膜のパタ
ーンをマスクとして用いて単結晶シリコン基板のフィー
ルド領域上にフィールド酸化膜を選択的に形成するもの
である。
【０００４】一方、ＬＯＣＯＳ法が適用された集積回路
の場合において、ｐ型単結晶シリコン基板上に形成され
たｎ+ 拡散層の活性領域間では、フィールドトランジス
タ、つまりＮ−フィールドトランジスタが寄生的に発生
することとなる。
【０００５】これをより詳細に説明すると、ＬＯＣＯＳ
法が適用された集積回路の場合おいて、まず、ｐ型単結
晶シリコン基板の全面上にパッド酸化膜と窒化膜を順次
形成し、その単結晶シリコン基板のｎ+ 拡散層の拡散領
域に該当するパッド酸化膜の領域上だけに窒化膜のパタ
ーンが残るようにした後、その窒化膜のパターンをマス
クとして用いてｐ型不純物であるホウ素（Ｂ）イオンを
チャンネルストップドーピング用イオンとして単結晶シ
リコン基板のフィールド領域にイオン注入し、単結晶シ
リコン基板のフィールド領域にフィールド酸化膜を選択
的に形成する自己整合ドーピング法を実施することによ
り、寄生的Ｎ−フィールドトランジスタがｎ+ 拡散層の
拡散領域とその拡散領域間に形成されたイオン注入され
たチャンネルストップ領域となって発生する。
【０００６】ところで、フィールド酸化膜が形成される
間、単結晶シリコン基板に注入されていたホウ素のイオ
ンがフィールド酸化膜の内部に移動する偏析現象が発生
するので、フィールド酸化膜の形成が完了された後に
は、フィールド酸化膜と単結晶シリコン基板間の界面で
のホウ素イオンの濃度が減少して、寄生フィールドトラ
ンジスタのスレショルド電圧が減少することとなる。
【０００７】また、ＬＯＣＯＳ法が適用された集積回路
の場合において、フィールド領域と活性領域間の境界領
域でフィールド酸化膜のバードビーク（bird's beak ）
現象が発生し、フィールド酸化膜のバードビークは活性
領域を侵入して実質的活性領域を減少させる。
【０００８】そして、フィールド酸化膜が形成される
間、チャンネルストップイオンの側面拡散（lateral di
ffusion ）により実質的活性領域が減少して活性領域の
拡散層との接合容量（junction capacitance）が増加す
るとともに、接合漏洩電流（junction leakage curren
t）が増加することにより、半導体装置の高集積化に対
応するのに限界があるものである。
【０００９】これにより、半導体装置の高集積化に効率
的に対応するためにバードビークを最小化し、チャンネ
ルストップドーピングを改善し得るいろいろな方法が新
しく提案された。
【００１０】このような方法の１つが、フィールド酸化
膜／単結晶シリコン基板の界面でのチャンネルストップ
イオンの偏析現象を防止する方法である。たとえば、ス
ルーフィールドイオン注入（through field ion implan
tation）法において、図２０に示すように、単結晶シリ
コン基板１の全面上にパッド酸化膜２が形成され、活性
領域のシリコン基板内にｎ+ 拡散領域３が形成され、シ
リコン基板のフィールド領域上にフィールド酸化膜４が
形成され、フィールド酸化膜４が既に形成されている単
結晶シリコン基板１の全面にチャンネルストップドーピ
ング用ホウ素イオン５が高エネルギでイオン注入されて
いるため、イオン注入されたホウ素イオン５の析出が防
止される。
【００１１】ところで、このスルーフィールドイオン注
入法では、フィールドトランジスタのスレショルド電圧
がフィールド酸化膜４の厚さによって敏感に変化し、フ
ィールド酸化膜４の厚さが隔離領域のパターンの大きさ
に依存性を有しているため、隔離領域のパターン大きさ
が小さいフィールド酸化膜４と隔離領域のパターンの大
きさが大きいフィールド酸化膜４が同一酸化条件で形成
されても、隔離領域のパターンの大きさが小さいフィー
ルド酸化膜４の厚さが隔離領域のパターンの大きさが大
きいフィールド酸化膜４の厚さより小さくなる。これ
は、ストレスが隔離領域のパターンの縁部に集中される
ためであると推測される。
【００１２】したがって、スルーフィールドイオン注入
法において、フィールド酸化膜４の厚さが大きい領域よ
りフィールド酸化膜４の厚さが小さい領域が、チャンネ
ルストップ用ホウ素イオン５がシリコン基板１の表面か
ら深い所まで注入されるので、フィールド酸化膜／シリ
コンの界面でのチャンネルストップイオンの濃度を保管
しにくく、半導体装置の絶縁特性が不安定になる。
【００１３】また、スルーイオン注入法において、ブラ
ンクイオン注入（blank ion implantation）を適用する
場合、活性領域中の接合（junction）室のシリコン基板
の濃度が増加するので、接合静電容量が増加しｎ+ ／ｐ
接合の接合破壊電圧（dunction breakdown voltage）が
減少するが、これを防止するために写真食刻工程でマス
クを設定しイオン注入法を適用すると、フィールド領域
のｐ型シリコン基板部分のみに選択的にイオンドーピン
グ濃度を増加させ得るが、マスクとフィールド領域の整
合許容誤差（alignmend tolerance ）が存在するので、
パターン大きさが小さいフィールド領域に適用するのに
困難がある。
【００１４】このような問題点を改善するための新しい
方法として、チャンネリングを用いたスルーフィールド
イオン注入法が提案された。この方法の場合において、
図２１に示すように、ｐ型単結晶シリコン基板１１の活
性領域にｎ+ 拡散領域が形成され、その単結晶シリコン
基板１１のフィールド領域上にフィールド酸化膜１４が
形成され、フィールド酸化膜１４が既に形成されている
単結晶シリコン基板１１の全面にチャンネルストップド
ーピング用ホウ素イオン１５がイオン注入されている。
【００１５】この方法はイオンビーム整合を調節した状
態でイオン注入を実施して、小さいパターンのフィール
ド酸化膜１４の領域と大きいパターンの薄いフィールド
酸化膜の領域でフィールド酸化膜／シリコン基板の界面
のイオン濃度を増加させ、活性領域でのチャンネリング
を誘導してシリコン基板との接合静電容量および接合破
壊電圧を改善するようにしたものである。
【００１６】しかしながら、この方法もやはりフィール
ド領域のパターンの大きさによってチャンネルストップ
イオンの浸透深さが変わるので、絶縁特性の変化が生ず
る。
【００１７】図２１のように構成される構造の製造方法
を、図２２〜図２４に基づいて説明すると次のようであ
る。
【００１８】図２２に示すように、まず、単結晶シリコ
ン基板１１の全面上に約３５０Åの厚さのパッド酸化膜
１２を形成し、そのパッド酸化膜１２の全面上に１５０
０Åの窒化膜１６を順次形成した後、通常の写真食刻法
により大きいパターンのフィールド領域と小さいパター
ンのフィールド領域の窒化膜１６およびパッド酸化膜１
２を除去して、フィールド領域の基板１の表面を露出さ
せるとともに、活性領域の窒化膜１６とパッド酸化膜１
２のパターンを形成する。
【００１９】図２３に示すように、その窒化膜１６を酸
化防止膜（oxidation barrier ）として用いて、大きい
パターンのフィールド領域に形成されるフィールド酸化
膜１４のバルク（bulk）厚さが約７０００Åになり、小
さいパターンのフィールド領域に形成されるフィールド
酸化膜１４の最大厚さが約４２００Åになるように、露
出されたフィールド領域の基板１１を熱酸化して、フィ
ールド酸化膜１４をフィールド領域の基板１１上に形成
する。
【００２０】図２４に示すように、その窒化膜１６とパ
ッド酸化膜１２を除去した後、マスクを使用しないで基
板１１の全面上にチャンネルストップ用ホウ素イオン１
５のビームを〈１００〉方向の基板１１の表面に垂直に
なるように整列し、１４０ＫｅＶのエネルギと３×１０
12ｉｏｎｓ／ｃｍ2 のドーズ（does）の条件でイオン注
入する。
【００２１】この際、イオンの注入範囲（progected ra
nge ）はフィールド酸化膜１４で４０００Åであり、表
面が露出された領域の基板１１では８０００Åである。
【００２２】すなわち、厚さが最も薄いフィールド酸化
膜１４では“ａ”で表示されたように、その酸化膜の厚
さが注入範囲に該当し、厚さが厚い酸化膜では“ｂ”で
表示されたようにバードビークのフィールド酸化膜の厚
さが注入範囲に該当することとなる。
【００２３】
【発明が解決しようとする課題】前述したように、従来
は、隔離領域のパターン大きさによってフィールド酸化
膜の厚さが変わる。そのため、スルーフィールドイオン
注入されたチャンネルストップ用ホウ素イオンのフィー
ルド酸化膜／シリコン基板の界面でのイオン濃度と界面
占有面積が異なって絶縁特性が均一でなく、活性領域中
にもホウ素イオンが注入されて接合静電容量と漏洩電流
が増加することとなる。
【００２４】したがって、本発明の目的は、フィールド
トランジスタの絶縁特性を、フィールド領域のパターン
大きさにかかわらず、フィールド領域と活性領域の連結
部分であるフィールド領域の縁部でのチャンネルイオン
濃度を選択的に増加させてフィールドトランジスタのス
レショルド電圧を局部的に上昇させることにより、小さ
いパターン大きさのフィールドトランジスタの絶縁特性
を向上させる、半導体装置の隔離構造とその製造方法を
提供することにある。
【００２５】
【課題を解決するための手段】請求項１の発明による半
導体装置の隔離構造は、基板と、基板のフィールド領域
の表面上に形成されるフィールド絶縁膜と、フィールド
絶縁膜の縁部の下部の基板の領域に沿って形成されるチ
ャンネルストップ拡散領域とを含むことを特徴としてい
る。
【００２６】請求項２の発明による半導体装置の隔離構
造は、請求項１の発明において、フィールド絶縁膜は、
基板のフィールド領域の表面上に形成される第１酸化膜
と、酸化膜の縁部が食刻されて露出される基板の領域上
に追加形成される第２酸化膜とからなることを特徴とし
ている。
【００２７】請求項３の発明による半導体装置の隔離構
造の製造方法は、基板のフィールド領域を除いた領域上
に絶縁層を形成する段階と、基板のフィールド領域上に
フィールド絶縁膜を形成する段階と、フィールド絶縁膜
の縁部に沿って所定の幅に基板の領域を露出させる段階
と、露出された基板の領域にチャンネルストップイオン
をイオン注入する段階と、チャンネルストップドーピン
グイオンを熱処理してチャンネルストップ拡散領域を形
成する段階とを含むことを特徴としている。
【００２８】請求項４の発明による半導体装置の隔離構
造の製造方法は、請求項３の発明において、フィールド
絶縁膜の縁部に沿って所定の幅に露出される基板の領域
は、絶縁層をマスクとして用いてフィールド絶縁膜の縁
部を食刻することにより形成されることを特徴としてい
る。
【００２９】請求項５の発明による半導体装置の隔離構
造の製造方法は、請求項３の発明において、チャンネル
ストップイオンは、絶縁層とフィールド絶縁膜をマスク
としてイオン注入されることを特徴としている。
【００３０】請求項６の発明による半導体装置の隔離構
造の製造方法は、基板のフィールド領域を除いた領域上
に第１絶縁層を形成する段階と、基板のフィールド領域
と第１絶縁層上に第２絶縁層と第３絶縁層とを順次蒸着
する段階と、基板のフィールド領域の第２絶縁層上に第
３絶縁層の側壁を形成する段階と、第３絶縁層の側壁を
マスクとして用いてフィールド絶縁膜を形成する段階
と、第３絶縁層の側壁を除去する段階と、第３絶縁層の
側壁の下部領域に該当する基板にチャンネルストップイ
オンをイオン注入する段階と、チャンネルストップイオ
ンを熱処理してチャンネルストップ拡散領域を形成する
段階とを含むことを特徴としている。
【００３１】請求項７の発明による半導体装置の隔離構
造は、基板と、基板のフィールド領域の食刻された表面
上に形成され、平坦化された表面を有するフィールド絶
縁膜と、フィールド絶縁膜の縁部の下部の基板の領域に
沿って形成されるチャンネルストップ拡散領域とを含む
ことを特徴としている。
【００３２】請求項８の発明による半導体装置の隔離構
造は、請求項７の発明において、フィールド絶縁膜は、
基板のフィールド領域の食刻された表面上に形成される
第１絶縁膜と、第１絶縁膜の縁部に沿って蒸着された第
２絶縁膜とからなることを特徴としている。
【００３３】請求項９の発明による半導体装置の隔離構
造の製造方法は、基板のフィールド領域を除いた領域上
に第１絶縁層を形成する段階と、基板のフィールド領域
を所定の深さに食刻する段階と、食刻された基板のフィ
ールド領域と第１絶縁層上に第２絶縁層と第３絶縁層を
順次蒸着する段階と、基板のフィールド領域の第２絶縁
層上に第３絶縁層の側壁を形成する段階と、第３絶縁層
の側壁をマスクとして用いてフィールド絶縁膜を形成す
る段階と、第３絶縁層の側壁を除去する段階と、第３絶
縁層の側壁の下部領域に該当する基板にチャンネルスト
ップイオンをイオン注入する段階と、フィールド酸化膜
の周辺に沿って平坦層を形成する段階と、チャンネルス
トップイオンを熱処理してチャンネルストップ拡散領域
を形成する段階とを含むことを特徴としている。
【００３４】請求項１０の発明による半導体装置の隔離
構造の製造方法は、請求項９の発明において、平坦層
は、フィールド絶縁膜と第２絶縁層上に蒸着された後、
エッチバックされて形成されることを特徴としている。
【００３５】請求項１１の発明による半導体装置の隔離
構造の製造方法は、請求項１０の発明において、平坦層
は、フィールド絶縁膜の表面に等しく平坦化されるよう
にエッチバックされることを特徴としている。
【００３６】請求項１２の発明による半導体装置の隔離
構造の製造方法は、請求項９の発明において、平坦層
は、酸化膜でなることを特徴としている。
【００３７】請求項１３の発明による半導体装置の隔離
構造の製造方法は、請求項９の発明において、平坦層
は、チャンネルストップイオンを熱処理してチャンネル
ストップ拡散領域を形成する間に酸化されることを特徴
としている。
【００３８】請求項１４の発明による半導体装置の隔離
構造の製造方法は、請求項１３の発明において、平坦層
は、非晶質シリコン層でなることを特徴としている。
【００３９】請求項１５の発明による半導体装置の隔離
構造の製造方法は、請求項１３の発明において、平坦層
は、多結晶シリコン層でなることを特徴としている。
【００４０】
【実施例】以下、本発明による半導体装置の隔離構造の
一実施例を、添付図面に基づいて詳細に説明する。
【００４１】図１に示すように、本発明の半導体装置の
隔離構造は、単結晶シリコン基板２１のフィールド領域
を除いた領域の表面上にパッド酸化膜２２が形成され、
フィールド領域のシリコン基板２１の表面上にフィール
ド酸化膜２４が形成され、フィールド酸化膜２４の縁部
が食刻されて露出されるシリコン基板２１の表面に対し
てチャンネルストップドーピングイオンがイオン注入さ
れ、熱処理されてチャンネルストップ領域２６が形成さ
れ、そのチャンネルストップ拡散領域２６上に酸化膜が
追加形成されることにより、最終フィールド酸化膜２７
が形成されている。
【００４２】図１に示すように構成される本発明の半導
体装置の隔離構造の製造方法を、図２〜図６に基づいて
説明すると次のようである。
【００４３】図２に示すように、まず、単結晶シリコン
基板２１の全面上にパッド酸化膜２２を１５０〜３００
Åの厚さに形成した後、そのパッド酸化膜２２の全面上
に窒化膜２３を約４０００Åの厚さに形成する。次い
で、写真食刻法によりフィールド領域の窒化膜２３とパ
ッド酸化膜２２とを除去して、フィールド領域のシリコ
ン基板２１の表面を露出させるとともに、活性領域の窒
化膜２３とパッド酸化膜２２を形成する。
【００４４】図３に示すように、前記窒化膜２３をマス
クとして用いて、ＰＹＲＯ（Ｈ2 ＋Ｏ2 ）または水蒸気
等の酸化性雰囲気の９００〜１１００℃で約１２０分間
基板２１を熱処理して、フィールド領域のシリコン基板
２１上にフィールド酸化膜２４を形成する。ここで、形
成されるフィールド酸化膜２４のうち、パターン大きさ
が大きいフィールド酸化膜２４の厚さが約６００Åとな
るようにする。
【００４５】図４に示すように、ＣＦ3 またはＣＨＦ3
等を含むガスを用いた乾式食刻法またはＨＦ等を含む溶
液を用いた湿式食刻法で、フィールド酸化膜２４の厚さ
が薄い縁部の下部のシリコン基板２１が露出されるよう
に、フィールド酸化膜２４の厚さが薄い縁部を食刻す
る。この際、シリコン基板２１の領域は幅（Ｗ）を有
し、フィールド酸化膜２４の周囲に沿って露出される。
【００４６】図５に示すように、パッド酸化膜２３／窒
化膜２２の酸化防止膜と食刻されなかったフィールド酸
化膜２４の厚い部分をマスクとして用いて、Ｎ−フィー
ルド領域に対して、ＢまたはＢＦ2 等のチャンネルスト
ップイオン２５を３０〜８０ＫｅＶの加速電圧と２〜５
×１０13／ｃｍ2 のドーズでイオン注入する。
【００４７】図６に示すように、酸化性雰囲気または非
活性雰囲気で、イオン注入された基板２１を熱処理し
て、注入されたイオンを活性化させることにより、チャ
ンネルストップ拡散領域２６を形成するとともに、その
チャンネルストップ拡散領域上に酸化膜を形成すること
により、最終フィールド酸化膜２７を形成する。以後、
窒化膜２３を亜硫酸溶液を用いて除去することにより、
フィールド領域を完成する。
【００４８】以下、本発明による半導体装置の隔離構造
を他の実施例を、添付図面に基づいて説明する。
【００４９】図７に示すように、本発明の半導体装置の
隔離構造は、単結晶シリコン基板２１のフィールド領域
を除いた領域の表面上にパッド酸化膜２２が形成され、
窒化膜の側壁をマスクとして用いてフィールド領域のシ
リコン基板２１上にフィールド酸化膜３７が形成され、
その窒化膜の側壁が食刻されてフィールド酸化膜３７の
周辺が露出される酸化膜３４に対してチャンネルストッ
プドーピングイオンがイオン注入され、熱処理されてチ
ャンネルストップ拡散領域３９が形成されている。
【００５０】図７に示すように構成される本発明の半導
体装置の隔離構造の製造方法を、図８〜図１２に基づい
て説明すると次のようである。
【００５１】図８に示すように、まず、図２に示すよう
に形成された構造上に、酸化膜３４を１００〜３００Å
の厚さに蒸着してから、チャンネルストップドーピング
領域の幅（Ｗ１）に該当する厚さに窒化膜３５を７００
〜８００℃の温度で化学気相蒸着法により蒸着する。
【００５２】図９に示すように、マスクを使用しないで
ＣＦ4 またはＳＦ6 等のガスを用いて酸化膜３４の表面
が露出されるまで窒化膜３５を異方性乾式食刻すること
により、窒化膜３５の側壁３６を形成する。
【００５３】図１０に示すように、窒化膜３５の側壁３
６をマスクとして用いて、シリコン基板２１を熱酸化し
てフィールド酸化膜３７を成長させる。
【００５４】図１１に示すように、その窒化膜が側壁３
６を除去してからＢまたはＢＦ2 等のイオン３８を、基
板３１のＮ−フィールド領域に対してイオン注入する。
【００５５】図１２に示すように、酸化膜３４を除去し
てから酸化性雰囲気または非活性雰囲気で基板２１を熱
処理して、注入されたイオン３８を活性化させることに
よりチャンネルストップドーピング領域３９を形成す
る。以後、窒化膜２３を燐酸溶液で除去することによ
り、フィールド領域を完成する。
【００５６】以下、本発明による半導体装置の隔離構造
のさらに他の実施例を、添付図面に基づいて詳細に説明
する。
【００５７】図１３に示すように、本発明の半導体装置
の隔離構造は、所定深さに食刻された単結晶シリコン基
板２１のフィールド領域上に窒化膜の側壁をマスクとし
て用いて酸化膜が形成され、その窒化膜の側壁が除去さ
れた領域に対してチャンネルストップイオンがイオン注
入され、熱処理されてチャンネルストップ拡散領域５０
が形成され、その窒化膜の側壁が除去された領域に対し
て酸化膜が満たされることにより、最終フィールド酸化
膜５１の表面が平坦化されている。
【００５８】図１３に示すように構成される本発明の半
導体装置の隔離構造の製造方法を、図１４〜図１９に基
づいて説明すると次のようである。
【００５９】図１４に示すように、まず、図２に示すよ
うに、フィールド領域を除いた活性領域に酸化膜２２と
窒化膜２３の酸化防止膜を形成する。以後、その酸化防
止膜をマスクとして用いて、フィールド領域の露出され
た基板２１を所定深さまで乾式食刻することにより、陥
没部４１を形成する。この際、陥没部４１の深さが小さ
いパターンのフィールド領域で成長されるフィールド酸
化膜の厚さの半分程度になるようにして、活性領域のシ
リコン基板の表面に対して形成されるフィールド酸化膜
の表面が実質的に平坦化されるように誘導する。
【００６０】図１５に示すように、図１４に示すように
形成された構造上に酸化膜４４を１００〜３００Åの厚
さに蒸着してから、チャンネルストップドーピング領域
の幅（Ｗ）に該当する厚さに窒化膜を７００〜８００℃
の温度で化学気相蒸着法で蒸着する。以後、マスクを使
用しないで、ＣＦ4 またはＳＦ6 等のガスを用いて酸化
膜４４の表面が露出されるまで窒化膜を異方性乾式食刻
することにより、窒化膜の側壁４６を形成する。
【００６１】図１６に示すように、酸化膜の側壁４６を
マスクとして用いてシリコン基板２１を熱酸化して、フ
ィールド酸化膜４７を成長させる。
【００６２】図１７に示すように、その窒化膜の側壁４
６を除去してからＢまたはＢＦ2 等のイオン４８を、基
板２１のＮ−フィールド領域に対してイオン注入する。
【００６３】図１８に示すように、化学気相法を用い
て、酸化膜、非晶質シリコン膜または多結晶シリコン膜
のいずれかの蒸着膜４９を、図１７に示すような構造の
全面上に蒸着する。次いで、その蒸着膜４９が酸化膜で
ある場合にはＣＦ4 ガスを用い、その蒸着膜４９が非晶
質シリコン膜または多結晶シリコン膜である場合はＣＨ
Ｆ3 ＋Ｏ2 またはＳＦ6 のガスを用いて、フィールド酸
化膜４７の表面が露出されるまでその蒸着膜４９をエッ
チバック（etch-back ）して、フィールド領域の縁部上
のみに蒸着膜４９が残るようにすることにより、その蒸
着膜４９の表面とフィールド酸化膜４７の表面が互いに
平坦化される。
【００６４】図１９に示すように、その蒸着膜４９が酸
化膜である場合には、酸化性雰囲気または非活性雰囲気
で、基板２１を熱処理してチャンネルストップイオン４
８を活性化させることにより、拡散領域５０を形成す
る。また、その蒸着膜４９が非晶質シリコン膜または多
結晶シリコン膜である場合は、酸化性雰囲気で基板２１
を熱処理して、蒸着膜４９を酸化させるとともに、チャ
ンネルストップイオン４８を活性化させることにより、
チャンネルストップ拡散領域５０を形成する。以後、酸
化膜４４と窒化膜２３を順次食刻して、フィールド領域
の最終フィールド酸化膜５１を完成する。
【００６５】
【発明の効果】以上説明したように、本発明は、フィー
ルド領域の形成時、活性領域に隣接するフィールド領域
の境界部でフィールド酸化膜の厚さが減少しチャンネル
ストップドーピング濃度が減少するフィールドトランジ
スタの脆弱部に、選択的にチャンネルストップドーピン
グ濃度を増加させてフィールドトランジスタの絶縁特性
を改善し、そのチャンネルストップドーピング領域を均
一に形成することにより、フィールド領域の大きさによ
る絶縁特性の変化を最小化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の隔離構
造を示す断面図である。
【図２】図１の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図３】図１の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図４】図１の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図５】図１の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図６】図１の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図７】本発明の他の実施例による半導体装置の隔離構
造を示す断面図である。
【図８】図７の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図９】図７の半導体装置の隔離構造の製造方法を示す
断面工程図である。
【図１０】図７の半導体装置の隔離構造の製造方法を示
す断面工程図である。
【図１１】図７の半導体装置の隔離構造の製造方法を示
す断面工程図である。
【図１２】図７の半導体装置の隔離構造の製造方法を示
す断面工程図である。
【図１３】本発明のさらに他の実施例による半導体装置
の隔離構造を示す断面図である。
【図１４】図１３の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図１５】図１３の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図１６】図１３の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図１７】図１３の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図１８】図１３の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図１９】図１３の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図２０】従来技術によるスルーフィールドイオン注入
を用いた半導体装置の隔離構造を示す断面図である。
【図２１】従来の他の技術によるスルーフィールドイオ
ン注入を用いた半導体装置の隔離構造を示す断面図であ
る。
【図２２】図２１の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図２３】図２１の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【図２４】図２１の半導体装置の隔離構造の製造方法を
示す断面工程図である。
【符号の説明】
１，１１ 単結晶シリコン基板 ２ パッド酸化膜 ３，１３ ｎ+ 拡散領域 ４，１４ フィールド酸化膜 ５，１５ チャンネルストップドーピングイオン １６ 窒化膜 ２１ 単結晶シリコン基板 ２２ パッド酸化膜 ２３ 窒化膜 ２４，２７ フィールド酸化膜 ２５ チャンネルストップイオン ２６ チャンネルストップ拡散領域 ３４，４４ 酸化膜 ３５ 窒化膜 ３６，４６ 側壁 ４７，５１ フィールド酸化膜 ４８ チャンネルストップイオン ４９ 蒸着膜 ３９，５０ チャンネルストップ拡散領域 なお、各図中、同一符号は同一または相当部分を示す。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板のフィールド領域の表面上に形成されるフィー
    ルド絶縁膜と、 前記フィールド絶縁膜の縁部の下部の基板の領域に沿っ
    て形成されるチャンネルストップ拡散領域とを含むこと
    を特徴とする、半導体装置の隔離構造。
  2. 【請求項２】 前記フィールド絶縁膜は、 前記基板のフィールド領域の表面上に形成される第１酸
    化膜と、 前記酸化膜の縁部が食刻されて露出される基板の領域上
    に追加形成された第２酸化膜とからなることを特徴とす
    る、請求項１記載の半導体装置の隔離構造。
  3. 【請求項３】 基板のフィールド領域を除いた領域上に
    絶縁層を形成する段階と、 前記基板のフィールド領域上にフィールド絶縁膜を形成
    する段階と、 前記フィールド絶縁膜の縁部に沿って所定の幅に前記基
    板の領域を露出させる段階と、 露出された前記基板の領域にチャンネルストップイオン
    をイオン注入する段階と、 前記チャンネルストップドーピングイオンを熱処理して
    チャンネルストップ拡散領域を形成する段階とを含むこ
    とを特徴とする、半導体装置の隔離構造の製造方法。
  4. 【請求項４】 前記フィールド絶縁膜の縁部に沿って所
    定の幅に露出される前記基板の領域は、前記絶縁層をマ
    スクとして用いて前記フィールド絶縁膜の縁部を食刻す
    ることにより形成されることを特徴とする、請求項３記
    載の半導体装置の隔離構造の製造方法。
  5. 【請求項５】 前記チャンネルストップイオンは、前記
    絶縁層とフィールド絶縁膜をマスクとしてイオン注入さ
    れることを特徴とする、請求項３記載の半導体装置の隔
    離構造の製造方法。
  6. 【請求項６】 基板のフィールド領域を除いた領域上に
    第１絶縁層を形成する段階と、 前記基板のフィールド領域と前記第１絶縁層上に第２絶
    縁層と第３絶縁層を順次蒸着する段階と、 前記基板のフィールド領域の前記第２絶縁層上に前記第
    ３絶縁層の側壁を形成する段階と、 前記第３絶縁層の側壁をマスクとして用いてフィールド
    絶縁膜を形成する段階と、 前記第３絶縁層の側壁を除去する段階と、 前記第３絶縁層の側壁の下部領域に該当する前記基板に
    チャンネルストップイオンをイオン注入する段階と、 前記チャンネルストップイオンを熱処理してチャンネル
    ストップ拡散領域を形成する段階とを含むことを特徴と
    する、半導体装置の隔離構造の製造方法。
  7. 【請求項７】 基板と、 前記基板のフィールド領域の食刻された表面上に形成さ
    れ、平坦化された表面を有するフィールド絶縁膜と、 前記フィールド絶縁膜の縁部の下部の基板の領域に沿っ
    て形成されるチャンネルストップ拡散領域とを含むこと
    を特徴とする、半導体装置の隔離構造。
  8. 【請求項８】 前記フィールド絶縁膜は、 前記基板のフィールド領域の食刻された表面上に形成さ
    れる第１絶縁膜と、 前記第１絶縁膜の縁部に沿って蒸着された第２絶縁膜と
    からなることを特徴とする、請求項７記載の半導体装置
    の隔離構造。
  9. 【請求項９】 基板のフィールド領域を除いた領域上に
    第１絶縁層を形成する段階と、 前記基板のフィールド領域を所定の深さに食刻する段階
    と、 食刻された基板のフィールド領域と前記第１絶縁層上に
    第２絶縁層と第３絶縁層を順次蒸着する段階と、 前記基板のフィールド領域の前記第２絶縁層上に前記第
    ３絶縁層の側壁を形成する段階と、 前記第３絶縁層の側壁をマスクとして用いてフィールド
    絶縁膜を形成する段階と、 前記第３絶縁層の側壁を除去する段階と、 前記第３絶縁層の側壁の下部領域に該当する前記基板に
    チャンネルストップイオンをイオン注入する段階と、 前記フィールド酸化膜の周辺に沿って平坦層を形成する
    段階と、 前記チャンネルストップイオンを熱処理してチャンネル
    ストップ拡散領域を形成する段階とを含むことを特徴と
    する、半導体装置の隔離構造の製造方法。
  10. 【請求項１０】 前記平坦層は、フィールド絶縁膜と前
    記第２絶縁層上に蒸着された後、エッチバックされて形
    成されることを特徴とする、請求項９記載の半導体装置
    の隔離構造の製造方法。
  11. 【請求項１１】 前記平坦層は、フィールド絶縁膜の表
    面に等しく平坦化されるようにエッチバックされること
    を特徴とする、請求項１０記載の半導体装置の隔離構造
    の製造方法。
  12. 【請求項１２】 前記平坦層は、酸化膜でなることを特
    徴とする、請求項９記載の半導体装置の隔離構造の製造
    方法。
  13. 【請求項１３】 前記平坦層は、前記チャンネルストッ
    プイオンを熱処理してチャンネルストップ拡散領域を形
    成する間に酸化されることを特徴とする、請求項９記載
    の半導体装置の隔離構造の製造方法。
  14. 【請求項１４】 前記平坦層は、非晶質シリコン層でな
    ることを特徴とする、請求項１３記載の半導体装置の隔
    離構造の製造方法。
  15. 【請求項１５】 前記平坦層は、多結晶シリコン層でな
    ることを特徴とする、請求項１３記載の半導体装置の隔
    離構造の製造方法。
JP00315295A 1994-10-21 1995-01-12 半導体装置の隔離構造の製造方法 Expired - Fee Related JP3628362B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94P26961 1994-10-21
KR1019940026961A KR0152909B1 (ko) 1994-10-21 1994-10-21 반도체장치의 격리구조의 제조방법

Publications (2)

Publication Number Publication Date
JPH08125010A true JPH08125010A (ja) 1996-05-17
JP3628362B2 JP3628362B2 (ja) 2005-03-09

Family

ID=19395582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00315295A Expired - Fee Related JP3628362B2 (ja) 1994-10-21 1995-01-12 半導体装置の隔離構造の製造方法

Country Status (3)

Country Link
US (1) US5468677A (ja)
JP (1) JP3628362B2 (ja)
KR (1) KR0152909B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054367A (en) * 1992-03-13 2000-04-25 Texas Instruments Incorporated Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness
JP3445660B2 (ja) * 1994-07-08 2003-09-08 新日本製鐵株式会社 不揮発性半導体記憶装置及びその製造方法
JP2778550B2 (ja) * 1995-09-08 1998-07-23 日本電気株式会社 半導体集積回路の製造方法
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US5767000A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of manufacturing subfield conductive layer
KR100399948B1 (ko) * 1996-12-30 2003-12-24 주식회사 하이닉스반도체 반도체 장치의 소자분리막 형성 방법
US6097069A (en) * 1998-06-22 2000-08-01 International Business Machines Corporation Method and structure for increasing the threshold voltage of a corner device
US6674134B2 (en) 1998-10-15 2004-01-06 International Business Machines Corporation Structure and method for dual gate oxidation for CMOS technology

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105651A (en) * 1980-01-28 1981-08-22 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS56135975A (en) * 1980-03-27 1981-10-23 Seiko Instr & Electronics Ltd Manufacture of semiconductor device
JPH02122669A (ja) * 1988-11-01 1990-05-10 Nec Corp 半導体装置の製造方法
JPH04348053A (ja) * 1991-05-24 1992-12-03 Nippon Steel Corp 半導体装置の製造方法
US5376230A (en) * 1991-11-15 1994-12-27 Sony Corporation Method of manufacturing a semiconductor device
US5220192A (en) * 1992-07-10 1993-06-15 Lsi Logic Radiation hardened CMOS structure using an implanted P guard structure and method for the manufacture thereof

Also Published As

Publication number Publication date
JP3628362B2 (ja) 2005-03-09
KR960015850A (ko) 1996-05-22
KR0152909B1 (ko) 1998-12-01
US5468677A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
JPS6340337A (ja) 集積回路分離法
JPH04102317A (ja) 半導体装置の製造方法
JPH0473295B2 (ja)
JP2802600B2 (ja) 半導体装置の製造方法
JPH11145273A (ja) 半導体装置の製造方法
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
JPH09181170A (ja) 素子分離膜形成方法
JPH06318634A (ja) 半導体装置の素子分離方法
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
JPS6123657B2 (ja)
JP2000058635A (ja) 素子間分離絶縁膜の形成方法及び半導体装置
JPS61141151A (ja) Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法
JP2955838B2 (ja) 半導体装置の製造方法
JP2533003B2 (ja) フィ―ルド酸化膜形成方法
JPS6252950B2 (ja)
US5668043A (en) Method for forming isolated regions in a semiconductor device
JPH1092806A (ja) 半導体素子の分離領域形成方法
JP2883242B2 (ja) 半導体装置の製造方法
KR0167231B1 (ko) 반도체장치의 격리방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
JP3532494B2 (ja) 半導体装置の製造方法
KR0161728B1 (ko) 반도체소자의 트랜지스터 제조방법
JP4384269B2 (ja) 半導体装置の素子分離方法
JP3344162B2 (ja) 電界効果型半導体装置の製造方法
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees