JPH0120770B2 - - Google Patents
Info
- Publication number
- JPH0120770B2 JPH0120770B2 JP15999580A JP15999580A JPH0120770B2 JP H0120770 B2 JPH0120770 B2 JP H0120770B2 JP 15999580 A JP15999580 A JP 15999580A JP 15999580 A JP15999580 A JP 15999580A JP H0120770 B2 JPH0120770 B2 JP H0120770B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- phase
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 35
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/14—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は、電圧・電流制御回路、特に例えば、
バツテリへの充電に際して必要とされる所定電
圧・電流特性を単相交流電源から得るよう制御す
る電圧・電流制御回路に関するものである。
バツテリへの充電に際して必要とされる所定電
圧・電流特性を単相交流電源から得るよう制御す
る電圧・電流制御回路に関するものである。
バツテリの充電に際しては例えば充電開始後規
定電圧に達するまで一定充電々流を流し、その後
はバツテリ電圧の上昇を抑制するよう充電々流を
下げてやる、いわゆる定電圧・定電流特性を与え
るようにされる。
定電圧に達するまで一定充電々流を流し、その後
はバツテリ電圧の上昇を抑制するよう充電々流を
下げてやる、いわゆる定電圧・定電流特性を与え
るようにされる。
そして従来この種の特性を満すものとして第１
図図示になる電圧・電流制御回路が提案されてい
る。即ち、第１図において、１は単相交流電源ト
ランスであつて直流電圧6V、12V、24V系が得ら
れる２次電圧のタツプを有している。２は直流電
圧24V系のブリツジ整流回路であつてダイオード
３−１，３−２とサイリスタ４−１，４−２とか
ら構成されており、g1，g2はサイリスタ４−１，
４−２のゲートである。５は直流電圧12V系のセ
ンタ・タツプ整流回路であつてサイリスタ６−
１，６−２とから構成されており、g3，g4はサイ
リスタ６−１，６−２のゲートである。７は直流
6V系の整流作用を行なうサイリスタである。図
示の、は直流出力端子の極性であつてこの極
性にしたがつてバツテリが接続される。このとき
直流6V系においては上記定電圧・定電流特性を
得る制御は行なわれない。８−１，８−２は直流
電圧を切換える切換えスイツチで当該切換スイツ
チ８−１，８−２は連動して6V、12V、24V系に
切換える。９は同期検出及びゲート制御回路であ
つて単相電源に接続されたトランス１０によつて
同期検出を行なうと共に、当該トランス１０の２
次側をゲート制御回路１１に導入して上記サイリ
スタ４−１，４−２，６−１，６−２のゲート
g1，g2，g3，g4をトリガし、それぞれのサイリス
タを点弧させ、所望のバツテリ充電特性を得るよ
うになされている。１２は単相トランスであつて
電源に接続され、ゲート制御回路１１の電源とな
つている。したがつて単相交流電源トランス１か
らの24V、12V系の２次電圧はブリツジ整流回路
２、センタ・タツプ整流回路５に導入され、単相
交流電源電圧に同期したゲート信号によつてそれ
ぞれのサイリスタ４−１，４−２，６−１，６−
２のゲートg1，g2，g3，g4がトリガされ各サイリ
スタは点弧されて位相制御がなされ、所望の出力
特性となつて、端子に接続された24Vまたは
12V系のバツテリが充電されることとなる。
図図示になる電圧・電流制御回路が提案されてい
る。即ち、第１図において、１は単相交流電源ト
ランスであつて直流電圧6V、12V、24V系が得ら
れる２次電圧のタツプを有している。２は直流電
圧24V系のブリツジ整流回路であつてダイオード
３−１，３−２とサイリスタ４−１，４−２とか
ら構成されており、g1，g2はサイリスタ４−１，
４−２のゲートである。５は直流電圧12V系のセ
ンタ・タツプ整流回路であつてサイリスタ６−
１，６−２とから構成されており、g3，g4はサイ
リスタ６−１，６−２のゲートである。７は直流
6V系の整流作用を行なうサイリスタである。図
示の、は直流出力端子の極性であつてこの極
性にしたがつてバツテリが接続される。このとき
直流6V系においては上記定電圧・定電流特性を
得る制御は行なわれない。８−１，８−２は直流
電圧を切換える切換えスイツチで当該切換スイツ
チ８−１，８−２は連動して6V、12V、24V系に
切換える。９は同期検出及びゲート制御回路であ
つて単相電源に接続されたトランス１０によつて
同期検出を行なうと共に、当該トランス１０の２
次側をゲート制御回路１１に導入して上記サイリ
スタ４−１，４−２，６−１，６−２のゲート
g1，g2，g3，g4をトリガし、それぞれのサイリス
タを点弧させ、所望のバツテリ充電特性を得るよ
うになされている。１２は単相トランスであつて
電源に接続され、ゲート制御回路１１の電源とな
つている。したがつて単相交流電源トランス１か
らの24V、12V系の２次電圧はブリツジ整流回路
２、センタ・タツプ整流回路５に導入され、単相
交流電源電圧に同期したゲート信号によつてそれ
ぞれのサイリスタ４−１，４−２，６−１，６−
２のゲートg1，g2，g3，g4がトリガされ各サイリ
スタは点弧されて位相制御がなされ、所望の出力
特性となつて、端子に接続された24Vまたは
12V系のバツテリが充電されることとなる。
なお、１３は電源スイツチ、１４はブレーカ、
１５ないし１７は抵抗、１８，１９はダイオー
ド、２０は発光ダイオード、２１，２２はヒユー
ズ、２３はプラグを表わしている。
１５ないし１７は抵抗、１８，１９はダイオー
ド、２０は発光ダイオード、２１，２２はヒユー
ズ、２３はプラグを表わしている。
上記従来の電圧・電流制御回路にあつては、ブ
リツジ整流回路２およびセンタ・タツプ整流回路
５に対する同期したゲート信号を得るためにトラ
ンス１０を使用する回路構成をとつており、上記
ブリツジ整流回路２及びセンタ・タツプ整流回路
５が独立の回路構成であるため、形状および重量
が大きく、使用部品も多くなり高価であるという
欠点を有していた。
リツジ整流回路２およびセンタ・タツプ整流回路
５に対する同期したゲート信号を得るためにトラ
ンス１０を使用する回路構成をとつており、上記
ブリツジ整流回路２及びセンタ・タツプ整流回路
５が独立の回路構成であるため、形状および重量
が大きく、使用部品も多くなり高価であるという
欠点を有していた。
本発明は、上記従来の欠点を解決することを目
的としてなされたものであり、同期検出手段とし
て小型、軽量、安価なフオト・カプラを使用する
と共に上記24V、12V系においてサイリスタを共
通に使用した整流回路構成とすることによつて部
品数を減少させ、新規の電圧・電流制御回路を提
供することを目的としている。以下図面を参照し
つつ一実施例について説明する。
的としてなされたものであり、同期検出手段とし
て小型、軽量、安価なフオト・カプラを使用する
と共に上記24V、12V系においてサイリスタを共
通に使用した整流回路構成とすることによつて部
品数を減少させ、新規の電圧・電流制御回路を提
供することを目的としている。以下図面を参照し
つつ一実施例について説明する。
第２図は同期検出回路及びゲート制御回路を除
いた直流発生回路の一実施例を示す図で、図中の
符号７，８−１，８−２，１３ないし２３は第１
図のものに対応する。２４は単相交流電源トラン
スであつて直流電圧6V、12V、24V系（12Vと
24V系とは共通に使用され、12V系のための中間
タツプを有する）の２次電圧タツプ、及び後に述
べる同期検出及びゲート制御回路の直流電源を供
給する２次電圧のタツプ（ａ、a′）を有してい
る。２５は整流回路であつてダイオード２６−
１，２６−２とサイリスタ２７−１，２７−２と
から構成されており、g5，g6は当該サイリスタ２
７−１，２７−２のゲートである。当該整流回路
５のサイリスタ２７−１，２７−２は直流電圧
12V、24V系において共通に使用されており、切
換えスイツチ８−２を12Vの接点に接続した12V
系ではセンタ・タツプ整流回路を構成し、また切
換えスイツチ８−２を24Vの接点に接続した24V
においてダイオード２６−１，２６−２と共にブ
リツジ整流回路を構成する。２８は電流計であつ
て、端子に接続されたバツテリ等の負荷電流
を測定する計器であり、当該負荷電流の一部は電
流計２８に並列に接続されたシヤント抵抗２９を
流れる。そしてシヤント抵抗２９の両端OQに発
生する電位差を検出して後に説明する電流制御の
基礎となるものとして利用される。
いた直流発生回路の一実施例を示す図で、図中の
符号７，８−１，８−２，１３ないし２３は第１
図のものに対応する。２４は単相交流電源トラン
スであつて直流電圧6V、12V、24V系（12Vと
24V系とは共通に使用され、12V系のための中間
タツプを有する）の２次電圧タツプ、及び後に述
べる同期検出及びゲート制御回路の直流電源を供
給する２次電圧のタツプ（ａ、a′）を有してい
る。２５は整流回路であつてダイオード２６−
１，２６−２とサイリスタ２７−１，２７−２と
から構成されており、g5，g6は当該サイリスタ２
７−１，２７−２のゲートである。当該整流回路
５のサイリスタ２７−１，２７−２は直流電圧
12V、24V系において共通に使用されており、切
換えスイツチ８−２を12Vの接点に接続した12V
系ではセンタ・タツプ整流回路を構成し、また切
換えスイツチ８−２を24Vの接点に接続した24V
においてダイオード２６−１，２６−２と共にブ
リツジ整流回路を構成する。２８は電流計であつ
て、端子に接続されたバツテリ等の負荷電流
を測定する計器であり、当該負荷電流の一部は電
流計２８に並列に接続されたシヤント抵抗２９を
流れる。そしてシヤント抵抗２９の両端OQに発
生する電位差を検出して後に説明する電流制御の
基礎となるものとして利用される。
第３図は本発明に係る電圧・電流制御回路の同
期検出及びゲート制御回路の一実施例構成を示し
ており、図中の符号３０はゲート制御回路、３１
は逆接続検出回路、３２は同期検出回路である。
期検出及びゲート制御回路の一実施例構成を示し
ており、図中の符号３０はゲート制御回路、３１
は逆接続検出回路、３２は同期検出回路である。
そしてゲート制御回路３０には端子Ｏ，Ｐ，Ｑ
及びａ，a′があつて、これらの端子は第２図の
、端子、シヤント抵抗２９の両端にもうけら
れた対応符号端子ならびに単相交流電源トランス
２４の２次側にもうけられた対応符号端子に各々
接続される。３３は整流器であつてゲート制御回
路３０、逆接続検出回路３１及び同期検出回路３
２の各々に制御用直流電源を供給する。３４は電
圧調整器、３５は共通アース、３６は電圧比較
器、３７は電流検出器、３８は電流比較器、３９
は逆接続検出器をそれぞれ示す。なお上記電圧調
整器３４としては任意のもので足りるが例えば上
記整流器３３の出力電圧を一定電圧に保持する機
能をもたせ、その一定電圧を分圧して図示の
（＋）、（０）、（−）の各端子に導くようにされる。
また４０−１，４０−２は6V、12V、24V系に切
換えるスイツチであり、スイツチ４０−１，４０
−２は連動して切換わるもの、４１ないし４４は
可変抵抗をそれぞれ示している。一方、同期検出
回路３２には入力端子Ｕ，Ｖがあつて第２図の単
相交流電源トランス２４の12V、24V系２次側端
子Ｕ，Ｖに接続される。また同期検出回路３２に
ある端子g5，g6はゲート端子であつて、これらは
第２図の整流回路２５を構成する各サイリスタ２
７−１，２７−２の各ゲートg5，g6に接続される
もので、当該サイリスタの位相制御を行なう。４
５，４６は発光ダイオードであり、これらは入力
端子Ｕ，Ｖ間に接続されて単相交流電源の各正の
半波期間を各々検出する。４７，４８は受光用ト
ランジスタであり、点線図示の関係において各発
光ダイオード４５，４６と各受光用トランジスタ
４７，４８はそれぞれ組をなし一括されてフオ
ト・カプラを構成する。４９，５０は電圧比較器
であり、これらは演算増幅器であつて非反転入力
側の入力電圧（フオト・カプラ側からの入力電
圧）が反転入力側の基準電圧（後述する）よりも
高くなると出力を発生させる。５１，５２はサイ
リスタであり、上記各電圧比較器４９，５０から
の出力信号を受けて当該サイリスタ５１，５２は
点弧し、これにより各ゲート端子g5，g6にゲート
信号を発生させ、第２図図示の整流回路２５を構
成するサイリスタ２７−１，２７−２を位相制御
する。即ち、以上の構成から動作の概要を説明す
ると、例えば切換えスイツチ４０−１，４０−２
が24Vの接点側に倒れているものとして、第２図
のブリツジ整流回路を構成する整流回路２５の出
力電圧および電流がOP間及びOQ間から共にゲー
ト制御回路３０に導入されて各設定値（後述す
る）と比較され、電圧比較器３６、電流比較器３
８からの出力がダイオード７２，７３，７４より
なる最大値検出回路部に導びかれ、いずれか大き
い側の出力によつて同期検出回路３２にある電圧
比較器４９，５０の基準電圧を変更し、それに連
なるサイリスタ５１，５２を点弧させるタイミン
グを変化させると共に、上記各サイリスタ５１，
５２からの出力によつて第２図図示の整流回路２
５を制御し、その出力を調整しようとするもので
ある。なお、５３ないし７１および５７′，５
９′は抵抗、７２ないし７９はダイオード、８０，
８１，８２はコンデンサを各々表わしている。
及びａ，a′があつて、これらの端子は第２図の
、端子、シヤント抵抗２９の両端にもうけら
れた対応符号端子ならびに単相交流電源トランス
２４の２次側にもうけられた対応符号端子に各々
接続される。３３は整流器であつてゲート制御回
路３０、逆接続検出回路３１及び同期検出回路３
２の各々に制御用直流電源を供給する。３４は電
圧調整器、３５は共通アース、３６は電圧比較
器、３７は電流検出器、３８は電流比較器、３９
は逆接続検出器をそれぞれ示す。なお上記電圧調
整器３４としては任意のもので足りるが例えば上
記整流器３３の出力電圧を一定電圧に保持する機
能をもたせ、その一定電圧を分圧して図示の
（＋）、（０）、（−）の各端子に導くようにされる。
また４０−１，４０−２は6V、12V、24V系に切
換えるスイツチであり、スイツチ４０−１，４０
−２は連動して切換わるもの、４１ないし４４は
可変抵抗をそれぞれ示している。一方、同期検出
回路３２には入力端子Ｕ，Ｖがあつて第２図の単
相交流電源トランス２４の12V、24V系２次側端
子Ｕ，Ｖに接続される。また同期検出回路３２に
ある端子g5，g6はゲート端子であつて、これらは
第２図の整流回路２５を構成する各サイリスタ２
７−１，２７−２の各ゲートg5，g6に接続される
もので、当該サイリスタの位相制御を行なう。４
５，４６は発光ダイオードであり、これらは入力
端子Ｕ，Ｖ間に接続されて単相交流電源の各正の
半波期間を各々検出する。４７，４８は受光用ト
ランジスタであり、点線図示の関係において各発
光ダイオード４５，４６と各受光用トランジスタ
４７，４８はそれぞれ組をなし一括されてフオ
ト・カプラを構成する。４９，５０は電圧比較器
であり、これらは演算増幅器であつて非反転入力
側の入力電圧（フオト・カプラ側からの入力電
圧）が反転入力側の基準電圧（後述する）よりも
高くなると出力を発生させる。５１，５２はサイ
リスタであり、上記各電圧比較器４９，５０から
の出力信号を受けて当該サイリスタ５１，５２は
点弧し、これにより各ゲート端子g5，g6にゲート
信号を発生させ、第２図図示の整流回路２５を構
成するサイリスタ２７−１，２７−２を位相制御
する。即ち、以上の構成から動作の概要を説明す
ると、例えば切換えスイツチ４０−１，４０−２
が24Vの接点側に倒れているものとして、第２図
のブリツジ整流回路を構成する整流回路２５の出
力電圧および電流がOP間及びOQ間から共にゲー
ト制御回路３０に導入されて各設定値（後述す
る）と比較され、電圧比較器３６、電流比較器３
８からの出力がダイオード７２，７３，７４より
なる最大値検出回路部に導びかれ、いずれか大き
い側の出力によつて同期検出回路３２にある電圧
比較器４９，５０の基準電圧を変更し、それに連
なるサイリスタ５１，５２を点弧させるタイミン
グを変化させると共に、上記各サイリスタ５１，
５２からの出力によつて第２図図示の整流回路２
５を制御し、その出力を調整しようとするもので
ある。なお、５３ないし７１および５７′，５
９′は抵抗、７２ないし７９はダイオード、８０，
８１，８２はコンデンサを各々表わしている。
以上の構成をもとにして同期検出回路３２を説
明する。この回路は単相交流電源トランス２４の
12V、24V系２次側出力に同期した信号を検出す
るように構成されている。第３図から明らかな如
くUV端子間には発光ダイオード４５があつて上
記単相交流電源電圧の正の半波時、上記発光ダイ
オード４５が発光する。したがつて点線図示され
た関係においてフオト・カプラを構成する受光用
トランジスタ４７がオンして抵抗６３に電圧を発
生し、抵抗６４を介して電圧比較器４９の非反転
入力端子に抵抗６４とコンデンサ８１とで構成さ
れる積分回路により鋸歯状波の電圧を印加する。
一方、上記電圧比較器４０の基準端子である反転
入力端子にはゲート制御回路３１側からダイオー
ド７２，７３，７４よりなる最大値検出回路を介
して設定された基準電圧が印加されており、この
基準電圧よりも非反転入力端子に印加される電圧
が大となつたとき電圧比較器４９が出力を発生
し、これがサイリスタ５１のゲート信号となつて
当該サイリスタ５１を点弧させ、入力端子Ｕから
抵抗６２を介して端子g5にゲート信号を出し、こ
の出力によつて第２図図示の整流回路２５を構成
するサイリスタ２７−１の位相制御を行なう。上
記説明は単相交流電圧の正の半波時における動作
であつたが、同様にしてUV端子間に単相交流電
圧の負の半波時においては、発光ダイオード４６
と受光用トランジスタ４８からなるフオト・カプ
ラによつて電圧比較器５０の出力でサイリスタ５
２を点弧させてゲート信号を端子g6に出力し、第
２図図示の整流回路２５を構成するサイリスタ２
７−２の位相制御を行なう。したがつて単相交流
電源電圧の正・負半波毎に基準電圧に応じた位相
制御が行なわれ、第２図図示の整流回路２５の出
力端子、に接続されたバツテリに所望の充電
特性が得られる。
明する。この回路は単相交流電源トランス２４の
12V、24V系２次側出力に同期した信号を検出す
るように構成されている。第３図から明らかな如
くUV端子間には発光ダイオード４５があつて上
記単相交流電源電圧の正の半波時、上記発光ダイ
オード４５が発光する。したがつて点線図示され
た関係においてフオト・カプラを構成する受光用
トランジスタ４７がオンして抵抗６３に電圧を発
生し、抵抗６４を介して電圧比較器４９の非反転
入力端子に抵抗６４とコンデンサ８１とで構成さ
れる積分回路により鋸歯状波の電圧を印加する。
一方、上記電圧比較器４０の基準端子である反転
入力端子にはゲート制御回路３１側からダイオー
ド７２，７３，７４よりなる最大値検出回路を介
して設定された基準電圧が印加されており、この
基準電圧よりも非反転入力端子に印加される電圧
が大となつたとき電圧比較器４９が出力を発生
し、これがサイリスタ５１のゲート信号となつて
当該サイリスタ５１を点弧させ、入力端子Ｕから
抵抗６２を介して端子g5にゲート信号を出し、こ
の出力によつて第２図図示の整流回路２５を構成
するサイリスタ２７−１の位相制御を行なう。上
記説明は単相交流電圧の正の半波時における動作
であつたが、同様にしてUV端子間に単相交流電
圧の負の半波時においては、発光ダイオード４６
と受光用トランジスタ４８からなるフオト・カプ
ラによつて電圧比較器５０の出力でサイリスタ５
２を点弧させてゲート信号を端子g6に出力し、第
２図図示の整流回路２５を構成するサイリスタ２
７−２の位相制御を行なう。したがつて単相交流
電源電圧の正・負半波毎に基準電圧に応じた位相
制御が行なわれ、第２図図示の整流回路２５の出
力端子、に接続されたバツテリに所望の充電
特性が得られる。
次に電圧制御が行なわれる状態について考え
る。ゲート制御回路３０のOP端子間には第２図
図示の整流回路２５の出力端子OPが接続されて
いるので、電流はＯ端子→抵抗５４→抵抗５３→
Ｐ端子と流れて抵抗５４に図示極性の電圧が発生
する。また可変抵抗４２には図示極性の電圧（今
は24V系について考えているのであるから切換え
スイツチ４０−１，４０−２は24V側へ倒れてお
り、従がつて可変抵抗４２について説明してい
る）が抵抗５６、抵抗５５を介して上記抵抗５４
と直列となる。そして抵抗５５と抵抗５６とが同
じ抵抗値をもつものとすると上記端子OP間の電
圧が所望する設定値にある状態の下で可変抵抗４
２上の電圧と抵抗５４上の電圧とが等しい値をも
つているように選定すると、上記端子OP間の電
圧が所望する設定値にある状態の下で、抵抗５５
と抵抗５６との接続点の電位は零電位となる。一
方、電圧比較器３６の基準電圧は共通アース３５
（零電位）からとつており、当該電圧比較器３６
は上記抵抗５５と抵抗５６との接続点の電位が零
電位よりも大となるか小となるかを監視してい
る。したがつて端子OP間電圧が降下すると電圧
比較器３６の入力端子電圧は零電位より大とな
り、また逆に端子OP間電圧が上昇すると電圧比
較器３６の入力端子電圧は零電位より小となる。
そこでOP間電圧が降下すると上記の如く入力電
圧が基準電圧よりも大となつて電圧比較器３６か
ら出力を発生する。当該電圧が最大値検出回路部
において最大なものである場合、電圧比較器３６
からの出力がダイオード７３を介して同期検出回
路３２内にある電圧比較器４９，５０の基準電圧
を上昇させる。これらのことは各電圧比較器４
９，５０に印加される単相交流半波に対して点弧
時期を遅らせることとなり、その結果、サイリス
タ５１，５２の点弧が遅れ、これにより第２図図
示の整流回路２５を構成するサイリスタ２７−
１，２７−２の点弧時期が遅れ当該整流回路２５
の出力電圧を降下させる。
る。ゲート制御回路３０のOP端子間には第２図
図示の整流回路２５の出力端子OPが接続されて
いるので、電流はＯ端子→抵抗５４→抵抗５３→
Ｐ端子と流れて抵抗５４に図示極性の電圧が発生
する。また可変抵抗４２には図示極性の電圧（今
は24V系について考えているのであるから切換え
スイツチ４０−１，４０−２は24V側へ倒れてお
り、従がつて可変抵抗４２について説明してい
る）が抵抗５６、抵抗５５を介して上記抵抗５４
と直列となる。そして抵抗５５と抵抗５６とが同
じ抵抗値をもつものとすると上記端子OP間の電
圧が所望する設定値にある状態の下で可変抵抗４
２上の電圧と抵抗５４上の電圧とが等しい値をも
つているように選定すると、上記端子OP間の電
圧が所望する設定値にある状態の下で、抵抗５５
と抵抗５６との接続点の電位は零電位となる。一
方、電圧比較器３６の基準電圧は共通アース３５
（零電位）からとつており、当該電圧比較器３６
は上記抵抗５５と抵抗５６との接続点の電位が零
電位よりも大となるか小となるかを監視してい
る。したがつて端子OP間電圧が降下すると電圧
比較器３６の入力端子電圧は零電位より大とな
り、また逆に端子OP間電圧が上昇すると電圧比
較器３６の入力端子電圧は零電位より小となる。
そこでOP間電圧が降下すると上記の如く入力電
圧が基準電圧よりも大となつて電圧比較器３６か
ら出力を発生する。当該電圧が最大値検出回路部
において最大なものである場合、電圧比較器３６
からの出力がダイオード７３を介して同期検出回
路３２内にある電圧比較器４９，５０の基準電圧
を上昇させる。これらのことは各電圧比較器４
９，５０に印加される単相交流半波に対して点弧
時期を遅らせることとなり、その結果、サイリス
タ５１，５２の点弧が遅れ、これにより第２図図
示の整流回路２５を構成するサイリスタ２７−
１，２７−２の点弧時期が遅れ当該整流回路２５
の出力電圧を降下させる。
また電流制御が行なわれる状態について考え
る。第２図図示の整流回路２５の出力端子側に
微小抵抗を有するシヤント抵抗２９が挿入されて
おり、この両端の電圧降下がゲート制御回路３０
のOQ端子を介して電流検出器３７の入力端子に
印加される。一方、当該電流検出器３７の基準と
なる非反転入力端子には共通アース３５の零電圧
が印加されており、電流検出器３７の出力は上記
電圧降下分に比例する。即ち、端子Ｑの電圧と共
通アース３５の零電圧との差に比例する。なおコ
ンデンサ８０は高い周波数成分を濾波するもので
ある。したがつて第２図図示の整流回路２５から
の出力電流が大になり、上記電流検出器３７から
の出力が電流比較器３８の基準電圧として電流調
整用の可変抵抗４４（切換えスイツチ４０−２は
24V側へ倒れている）によつて設定された値より
も大きくなると、ダイオード７２を介して同期検
出回路３２内にある電圧比較器４９，５０の基準
電圧を上昇させる（勿論電流比較器３８の出力が
最大値検出回路部において最大なものであると
き）。即ち、サイリスタ５１，５２の点弧時期を
遅らせて第２図図示の整流回路２５の出力電流を
小さくするようサイリスタ２７−１，２７−２の
位相制御がなされる。
る。第２図図示の整流回路２５の出力端子側に
微小抵抗を有するシヤント抵抗２９が挿入されて
おり、この両端の電圧降下がゲート制御回路３０
のOQ端子を介して電流検出器３７の入力端子に
印加される。一方、当該電流検出器３７の基準と
なる非反転入力端子には共通アース３５の零電圧
が印加されており、電流検出器３７の出力は上記
電圧降下分に比例する。即ち、端子Ｑの電圧と共
通アース３５の零電圧との差に比例する。なおコ
ンデンサ８０は高い周波数成分を濾波するもので
ある。したがつて第２図図示の整流回路２５から
の出力電流が大になり、上記電流検出器３７から
の出力が電流比較器３８の基準電圧として電流調
整用の可変抵抗４４（切換えスイツチ４０−２は
24V側へ倒れている）によつて設定された値より
も大きくなると、ダイオード７２を介して同期検
出回路３２内にある電圧比較器４９，５０の基準
電圧を上昇させる（勿論電流比較器３８の出力が
最大値検出回路部において最大なものであると
き）。即ち、サイリスタ５１，５２の点弧時期を
遅らせて第２図図示の整流回路２５の出力電流を
小さくするようサイリスタ２７−１，２７−２の
位相制御がなされる。
更に逆接続検出回路３１について説明する。バ
ツテリの正常な接続状態時においてはＯ端子が
極性でＰ端子が極性となつている。したがつて
正常な接続状態にあつてはＰ端子からの負電位が
抵抗５３と抵抗５４との接続点より逆接続検出器
３９の入力端子に印加されているため、当該逆接
続検出器３９から出力を生じることはない。しか
しここで図示の、極性に対してバツテリを逆
接続したとすると、正常時に負極性であつたＰ端
子が正極性となつてゲート制御回路３０に印加さ
れるので、抵抗５３と抵抗５４との接続点の電位
が正極性となつて逆接続検出器３９に導入され
る。このため当該逆接続検出器３９は十分高い値
の出力電圧を発生し、これが最大値検出回路部の
ダイオード７４を介して同期検出回路３２内にあ
る電圧比較器４９，５０に導入され基準電圧を上
昇させる。したがつて当該電圧比較器４９，５０
は単相交流電源の正・負すべての周期にわたつて
出力を発することはなく、第２図図示の整流回路
２５はオフされる。
ツテリの正常な接続状態時においてはＯ端子が
極性でＰ端子が極性となつている。したがつて
正常な接続状態にあつてはＰ端子からの負電位が
抵抗５３と抵抗５４との接続点より逆接続検出器
３９の入力端子に印加されているため、当該逆接
続検出器３９から出力を生じることはない。しか
しここで図示の、極性に対してバツテリを逆
接続したとすると、正常時に負極性であつたＰ端
子が正極性となつてゲート制御回路３０に印加さ
れるので、抵抗５３と抵抗５４との接続点の電位
が正極性となつて逆接続検出器３９に導入され
る。このため当該逆接続検出器３９は十分高い値
の出力電圧を発生し、これが最大値検出回路部の
ダイオード７４を介して同期検出回路３２内にあ
る電圧比較器４９，５０に導入され基準電圧を上
昇させる。したがつて当該電圧比較器４９，５０
は単相交流電源の正・負すべての周期にわたつて
出力を発することはなく、第２図図示の整流回路
２５はオフされる。
上記電圧制御を行なう電圧比較器３６からの出
力と、上記電流制御を行なう電流比較器３８から
の出力と、上記逆接続検出器３９からの出力と
は、ダイオード７２，７３，７４よりなる最大値
検出回路部において、いずれか最大のものが抽出
され、これにもとずいて制御が行なわれる。即
ち、本願明細書冒頭に述べた如き、バツテリに対
する定電流、定電圧制御を行なう場合、バツテリ
の端子電圧（即ち、端子OP間の電圧）が所定値
に達するまでの間には上記電流制御が上記電圧制
御よりも有効に働らき、上記最大値検出回路部は
ダイオード７２からの出力を抽出している。そし
てバツテリの端子電圧が所定値に達すると、それ
以後においては、上記最大値検出回路部は電圧制
御にもとづくダイオード７３からの出力を抽出す
る。しかし上記逆接続検出器３９が出力を発する
と、この出力電圧は上記電圧制御にもとづくダイ
オード７３からの出力や、上記電流制御にもとづ
くダイオード７２からの出力に対して十分大であ
り、ダイオード７４からの出力が抽出される。
力と、上記電流制御を行なう電流比較器３８から
の出力と、上記逆接続検出器３９からの出力と
は、ダイオード７２，７３，７４よりなる最大値
検出回路部において、いずれか最大のものが抽出
され、これにもとずいて制御が行なわれる。即
ち、本願明細書冒頭に述べた如き、バツテリに対
する定電流、定電圧制御を行なう場合、バツテリ
の端子電圧（即ち、端子OP間の電圧）が所定値
に達するまでの間には上記電流制御が上記電圧制
御よりも有効に働らき、上記最大値検出回路部は
ダイオード７２からの出力を抽出している。そし
てバツテリの端子電圧が所定値に達すると、それ
以後においては、上記最大値検出回路部は電圧制
御にもとづくダイオード７３からの出力を抽出す
る。しかし上記逆接続検出器３９が出力を発する
と、この出力電圧は上記電圧制御にもとづくダイ
オード７３からの出力や、上記電流制御にもとづ
くダイオード７２からの出力に対して十分大であ
り、ダイオード７４からの出力が抽出される。
なお上記説明は切換えスイツチ４０−１，４０
−２を24V側に倒した24V系について行なわれて
いるが、12V系についてもすべて上記説明が適用
されることは云うまでもない。
−２を24V側に倒した24V系について行なわれて
いるが、12V系についてもすべて上記説明が適用
されることは云うまでもない。
以上説明した如く、本発明によれば、整流回路
の位相制御を行なうことによつて与えられた所定
の充電特性を得るようにした電圧・電流制御回路
において、単相交流電源トランスの２次側電圧を
切換えスイツチで切換えると共に位相制御を行な
うサイリスタを共通化して使用する整流回路を構
成せしめ、同期検出手段としてフオト・カプラを
使用すると共に、電圧制御部及び電流制御部に対
して更に逆接続検出回路を介して位相制御する手
段とする如き回路構成としていることにもとづ
き、小型、軽量、部品数の減少、安価となり、か
つ逆接続を防止した単相交流電源の電圧・電流制
御回路の提供が可能となる。
の位相制御を行なうことによつて与えられた所定
の充電特性を得るようにした電圧・電流制御回路
において、単相交流電源トランスの２次側電圧を
切換えスイツチで切換えると共に位相制御を行な
うサイリスタを共通化して使用する整流回路を構
成せしめ、同期検出手段としてフオト・カプラを
使用すると共に、電圧制御部及び電流制御部に対
して更に逆接続検出回路を介して位相制御する手
段とする如き回路構成としていることにもとづ
き、小型、軽量、部品数の減少、安価となり、か
つ逆接続を防止した単相交流電源の電圧・電流制
御回路の提供が可能となる。
第１図は従来例として示す単相交流電源の電
圧・電流制御回路図、第２図は同期検出回路及び
ゲート制御回路を除いた直流発生回路の一実施
例、第３図は本発明に係る電圧・電流制御回路の
一実施例構成を示している。 図中、１は単相交流電源トランス、２はブリツ
ジ整流回路、５はセンタ・タツプ整流回路、９は
同期検出及びゲート制御回路、１１はゲート制御
回路、２４は単相交流電源トランス、２５は整流
回路、２６−１，２６−２はダイオード、２７−
１，２７−２はサイリスタ、２８は電流計、２９
はシヤント抵抗、３０はゲート制御回路、３１は
逆接続検出回路、３２は同期検出回路、３４は電
圧調整器、３５は共通アース、３６は電圧比較
器、３７は電流検出器、３８は電流比較器、３９
は逆接続検出器、４０−１，４０−２は切換えス
イツチ、４５，４６は発光ダイオード、４７，４
８は受光用トランジスタ、４９，５０は電圧比較
器、５１，５２はサイリスタ、５３ないし７１は
抵坑、７２ないし７９はダイオードを表わしてい
る。
圧・電流制御回路図、第２図は同期検出回路及び
ゲート制御回路を除いた直流発生回路の一実施
例、第３図は本発明に係る電圧・電流制御回路の
一実施例構成を示している。 図中、１は単相交流電源トランス、２はブリツ
ジ整流回路、５はセンタ・タツプ整流回路、９は
同期検出及びゲート制御回路、１１はゲート制御
回路、２４は単相交流電源トランス、２５は整流
回路、２６−１，２６−２はダイオード、２７−
１，２７−２はサイリスタ、２８は電流計、２９
はシヤント抵抗、３０はゲート制御回路、３１は
逆接続検出回路、３２は同期検出回路、３４は電
圧調整器、３５は共通アース、３６は電圧比較
器、３７は電流検出器、３８は電流比較器、３９
は逆接続検出器、４０−１，４０−２は切換えス
イツチ、４５，４６は発光ダイオード、４７，４
８は受光用トランジスタ、４９，５０は電圧比較
器、５１，５２はサイリスタ、５３ないし７１は
抵坑、７２ないし７９はダイオードを表わしてい
る。
Claims (1)
- １ 複数種類の直流電圧を得るためのタツプを有
する単相交流電源トランスと、上記直流電圧を切
換える切換えスイツチと、上記それぞれの２次電
圧を整流するサイリスタを有する整流回路と、該
整流回路出力側からの信号によつて当該整流回路
の出力特性を所定の電圧・電流特性となるように
制御するゲート制御回路と、上記電源からの同期
信号を検出する同期検出回路とを各々そなえた電
圧・電流制御回路において、上記切換えスイツチ
は上記単相交流電源トランスの２次電圧のタツプ
の接続を切換えて上記整流回路に供給するように
すると共に、上記ゲート制御回路は少なくとも電
圧制御部、電流制御部、および上記各部からの最
大値出力を検出する最大値検出部を各々そなえ、
上記同期検出回路は上記電源電圧の位相に同期し
た同期信号を検出するためのフオト・カプラと、
該フオト・カプラからの同期信号が与えられる電
圧比較回路とを有し、上記フオト・カプラによる
同期信号と、上記ゲート制御回路内にある最大値
検出部からの出力信号とが、上記電圧比較回路に
よつて比較されることにより上記整流回路のサイ
リスタに対する点弧角を制御するよう構成したこ
とを特徴とする電圧・電流制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15999580A JPS5783827A (en) | 1980-11-13 | 1980-11-13 | Voltage and current controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15999580A JPS5783827A (en) | 1980-11-13 | 1980-11-13 | Voltage and current controlling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5783827A JPS5783827A (en) | 1982-05-25 |
| JPH0120770B2 true JPH0120770B2 (ja) | 1989-04-18 |
Family
ID=15705693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15999580A Granted JPS5783827A (en) | 1980-11-13 | 1980-11-13 | Voltage and current controlling circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5783827A (ja) |
-
1980
- 1980-11-13 JP JP15999580A patent/JPS5783827A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5783827A (en) | 1982-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051425A (en) | Ac to dc power supply circuit | |
| AU610457B2 (en) | Constant dc current supplying circuit | |
| JPS6222359B2 (ja) | ||
| US4975630A (en) | Constant power supply unit of electric heating apparatus | |
| JPH06335240A (ja) | スイッチングタイプ調整電源 | |
| US4146847A (en) | Power limiting circuitry for use with power amplifier | |
| US3566245A (en) | Three phase regulated d.c. power supply with control for balancing input phase current | |
| JPS6249821B2 (ja) | ||
| JPH0120770B2 (ja) | ||
| US3676766A (en) | Multiphase alternating current regulation system for transformer-coupled loads | |
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| JPH0246220Y2 (ja) | ||
| JPS5915257B2 (ja) | 高電圧直流送電装置 | |
| GB2127238A (en) | Control circuits and zero-current- crossing semiconductor-thyristor gate feed shunting in power control of all cos-0 loads | |
| JPS58113865A (ja) | 直流電圧検出装置 | |
| US4173039A (en) | Current based power supply | |
| JPH067372Y2 (ja) | 交流電圧調整器の保護装置 | |
| US4618921A (en) | Power supply system and a starting method thereof | |
| JPS591069B2 (ja) | 高周波インバ−タの電力制御方式 | |
| JPH0349808Y2 (ja) | ||
| JP2600711B2 (ja) | クロスレギュレーションにおける非制御系出力電圧安定化回路 | |
| SU1261062A1 (ru) | Устройство дл формировани импульсов управлени тиристорами преобразовател | |
| JPS6015435Y2 (ja) | サイリスタの点弧回路 | |
| SU1206929A1 (ru) | Бестрансформаторное устройство электропитани с защитой от попадани фазного напр жени на корпус | |
| JPH04200274A (ja) | 単相整流回路 |