JPH01207828A - 内蔵型タグ付きデータ処理装置 - Google Patents
内蔵型タグ付きデータ処理装置Info
- Publication number
- JPH01207828A JPH01207828A JP3177988A JP3177988A JPH01207828A JP H01207828 A JPH01207828 A JP H01207828A JP 3177988 A JP3177988 A JP 3177988A JP 3177988 A JP3177988 A JP 3177988A JP H01207828 A JPH01207828 A JP H01207828A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bytes
- tag
- execution control
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000013500 data storage Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241001137251 Corvidae Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
- 239000000770 propane-1,2-diol alginate Substances 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、タグ付きデータ処理装置に係り、特に、４バ
イＩ〜を処理の単位とするタグなしデータに関する処理
も同一の処理装置を用いて行なう場合に好適なタグ付き
データ処理装置に関する。
イＩ〜を処理の単位とするタグなしデータに関する処理
も同一の処理装置を用いて行なう場合に好適なタグ付き
データ処理装置に関する。
従来の装置は、Ｉ ＣＯＴ Ｔｅｃｈｎｉｃａｌ Ｒ
ｅｐｏｒｔＴＲ−０５２に記載のように、タグ部１バイ
ト、データ部４バイｌ−の割５バイトで１語が形成され
、この５バイ１へを単位としてメモリ上に記憶されてい
た。
ｅｐｏｒｔＴＲ−０５２に記載のように、タグ部１バイ
ト、データ部４バイｌ−の割５バイトで１語が形成され
、この５バイ１へを単位としてメモリ上に記憶されてい
た。
上記従来技術は、４バイトを１語の単位とする汎用計算
機」二で、いかにタグ付きデータを記憶し、実行するか
について配慮がされていない。汎用計算機上で５バイト
を１語とするタグ付きデータを扱うための一手段として
は、タグ部４バイト、デ−タ部４バイトのメモリ領域を
使用することが考えられる。この場合には、メモリから
１語の読み出し又は書き込みを行なう場合には、４バイ
ト単位に２回のメモリアクセスが必要であり、１語の読
み出し又は書き込みを１回のメモリアクセスで完了でき
る前記従来技術に比べ１／２近く性能が低下する問題が
ある。又、１語５バイトのデータの記憶に８パイ１〜を
必要とするため、メモリの使用効率は６０％程度となる
問題点もある。メモリの使用効率を上げたもう一つの手
段としては５バイト単位にデータを詰め込むデータ格納
方式も考えられるが、５バイト単位のデータのメモリが
らの切り出し又はメモリへの格納に関するソフトウェア
の負荷があまりにも大きく、実用的ではない。
機」二で、いかにタグ付きデータを記憶し、実行するか
について配慮がされていない。汎用計算機上で５バイト
を１語とするタグ付きデータを扱うための一手段として
は、タグ部４バイト、デ−タ部４バイトのメモリ領域を
使用することが考えられる。この場合には、メモリから
１語の読み出し又は書き込みを行なう場合には、４バイ
ト単位に２回のメモリアクセスが必要であり、１語の読
み出し又は書き込みを１回のメモリアクセスで完了でき
る前記従来技術に比べ１／２近く性能が低下する問題が
ある。又、１語５バイトのデータの記憶に８パイ１〜を
必要とするため、メモリの使用効率は６０％程度となる
問題点もある。メモリの使用効率を上げたもう一つの手
段としては５バイト単位にデータを詰め込むデータ格納
方式も考えられるが、５バイト単位のデータのメモリが
らの切り出し又はメモリへの格納に関するソフトウェア
の負荷があまりにも大きく、実用的ではない。
本発明の目的は、１語が５バイトのタグ付きデータを、
１回のメモリアクセスで読み出し又は書き込みが行なえ
るための手段と、１語が５バイトのタグ付きデータをそ
のまま実行する手段とを汎用計算機上で提供することで
ある。
１回のメモリアクセスで読み出し又は書き込みが行なえ
るための手段と、１語が５バイトのタグ付きデータをそ
のまま実行する手段とを汎用計算機上で提供することで
ある。
上記目的は、タグ付きデータのうち、ｍバイトのタグ部
を記憶するタグ記憶部と、ｎバイトのデータを記憶する
データ記憶部とをバンク分けし、データ記憶部としては
、従来の汎用計算機の主記憶部をそのまま使用し、タグ
記憶部としては、従来の主記憶部同様にｎバイトでデー
タの読み出し又は書き込みを行なえる制御部と５ｍバイ
トでデータの読み出し又は書き込みを行なう制御部とを
備えたデータ記憶部を追加し、さらにタグ付きデータに
関する演算および実行制御を行なうタグ付きデータ実行
制御部を追加し、従来の汎用計算機の実行制御部から上
記タグ付きデータ実行制御部を起動する手段ならびに、
タグ付きデータ実行制御部から、従来の汎用Ｒ１算機の
実行制御部に終了報告を伝える手段とを追加することに
より達成される。
を記憶するタグ記憶部と、ｎバイトのデータを記憶する
データ記憶部とをバンク分けし、データ記憶部としては
、従来の汎用計算機の主記憶部をそのまま使用し、タグ
記憶部としては、従来の主記憶部同様にｎバイトでデー
タの読み出し又は書き込みを行なえる制御部と５ｍバイ
トでデータの読み出し又は書き込みを行なう制御部とを
備えたデータ記憶部を追加し、さらにタグ付きデータに
関する演算および実行制御を行なうタグ付きデータ実行
制御部を追加し、従来の汎用計算機の実行制御部から上
記タグ付きデータ実行制御部を起動する手段ならびに、
タグ付きデータ実行制御部から、従来の汎用Ｒ１算機の
実行制御部に終了報告を伝える手段とを追加することに
より達成される。
タグ記憶部は、ｍバイトを単位とするタグの読み出し又
は書き込みを指示されると、主記憶で使用するｎバイト
の他に、ｍバイトのバスを用いてタグの読み出し・書き
込みを行なう。この結果１回のアクセスで、主記憶部ｎ
バイト、タグ記憶部ｍバイ１−の計量子ｎバイトを同時
にデータバス上に取り出せるようになる。
は書き込みを指示されると、主記憶で使用するｎバイト
の他に、ｍバイトのバスを用いてタグの読み出し・書き
込みを行なう。この結果１回のアクセスで、主記憶部ｎ
バイト、タグ記憶部ｍバイ１−の計量子ｎバイトを同時
にデータバス上に取り出せるようになる。
以下、本発明の一実施例を、第１図〜第５図により説明
する。
する。
第１図は、本発明の実施例の装置構成図である。
装置は、タグなしデータの演算の実行および実行制御を
行なう主実行制御部１００と、タグ付きデータの演算の
実行および実行制御を行なう、タグ付きデータ実行制御
部１０１と、４バイトのタグなしデータ又は５バイトの
タグ付きデータ中のデータ部４バイトを格納する主記憶
部１０２と、５バイトのタグ付きデータ中のタグ部１バ
イトを格納するタグ記憶部１０３と、あらゆるデータを
４パイ１〜を単位として格納する外部記憶部１０４と、
１０２および１０３の記憶部の読み出し／書き込みの制
御を行なう記憶制御部１０５と、１００゜１０１．１０
５を結合する４バイトのデータバス１０６と、１０１と
１０３を結合するタグ専用バス１０７とにより構成され
る。タグ記憶部は、メモリ１１０と１バイ１−←→４バ
イト変換論理１１１とにより構成される。以下にこれら
の詳細動作について述べる。
行なう主実行制御部１００と、タグ付きデータの演算の
実行および実行制御を行なう、タグ付きデータ実行制御
部１０１と、４バイトのタグなしデータ又は５バイトの
タグ付きデータ中のデータ部４バイトを格納する主記憶
部１０２と、５バイトのタグ付きデータ中のタグ部１バ
イトを格納するタグ記憶部１０３と、あらゆるデータを
４パイ１〜を単位として格納する外部記憶部１０４と、
１０２および１０３の記憶部の読み出し／書き込みの制
御を行なう記憶制御部１０５と、１００゜１０１．１０
５を結合する４バイトのデータバス１０６と、１０１と
１０３を結合するタグ専用バス１０７とにより構成され
る。タグ記憶部は、メモリ１１０と１バイ１−←→４バ
イト変換論理１１１とにより構成される。以下にこれら
の詳細動作について述べる。
主実行制御部１００は、従来の汎用計算機において行な
われてきた４バイトを単位とするプログラムの実行及び
実行制御を行なう。この場合のプログラム及びデータは
主記憶部１０２に格納される。この主実行制御部は、Ｐ
ｒｏｌｏｇやＬＩＳＰの専用マシンで使用されるタグ付
き５バイＩ・データの処理は行なわない。タグ付き５バ
イ１−データとは、第２図に示すとおり、１バイトのタ
グ部２００と４バイトのデータ部２０１とにより構成さ
れたデータである。タグは、データ部のデータタイプが
定数、リス１−、ポインタ、変数などのいずれであるか
を示す。
われてきた４バイトを単位とするプログラムの実行及び
実行制御を行なう。この場合のプログラム及びデータは
主記憶部１０２に格納される。この主実行制御部は、Ｐ
ｒｏｌｏｇやＬＩＳＰの専用マシンで使用されるタグ付
き５バイＩ・データの処理は行なわない。タグ付き５バ
イ１−データとは、第２図に示すとおり、１バイトのタ
グ部２００と４バイトのデータ部２０１とにより構成さ
れたデータである。タグは、データ部のデータタイプが
定数、リス１−、ポインタ、変数などのいずれであるか
を示す。
タグ付きデータを扱うプログラムの先頭には、主実行制
御部１００が検出できる特殊コードが付加されている。
御部１００が検出できる特殊コードが付加されている。
このコードを検出すると主実行制御部１００は、信号線
１０８を用いてタグ付きデータ実行制御部１０１にタグ
付きデータを扱うプログラムの実行開始を指示する。
１０８を用いてタグ付きデータ実行制御部１０１にタグ
付きデータを扱うプログラムの実行開始を指示する。
タグ付きデータは５バイトであり、４バイトのバス１０
６を使用した場合、１回では転送できない。タグ専用バ
ス１０７は、この問題を解決するために設けられた１バ
イトのバスである。タグ付きデータのうち、データ部４
バイトは主記憶部１０２に格納され、タグ部１バイトは
タグ記憶部１０３に格納される。タグ付きデータ実行制
御部は、タグ付きデータのうちのデータ部４バイトは４
バイト１１】のバス１０６を介して、タグ部１バイ１−
はタグ専用バス１０７を介して送受信する。この結果、
タグ付きデータ５バイトは１回で転送することができる
。又、タグ部のみの読み出し又は書き込みが必要な場合
には、バス１０６は解放される。
６を使用した場合、１回では転送できない。タグ専用バ
ス１０７は、この問題を解決するために設けられた１バ
イトのバスである。タグ付きデータのうち、データ部４
バイトは主記憶部１０２に格納され、タグ部１バイトは
タグ記憶部１０３に格納される。タグ付きデータ実行制
御部は、タグ付きデータのうちのデータ部４バイトは４
バイト１１】のバス１０６を介して、タグ部１バイ１−
はタグ専用バス１０７を介して送受信する。この結果、
タグ付きデータ５バイトは１回で転送することができる
。又、タグ部のみの読み出し又は書き込みが必要な場合
には、バス１０６は解放される。
第３図はタグ付きデータ実行制御部の詳細構成である。
タグ付きデータ実行制御部１０１は、シーケンサ３０１
、演算器３０２、アドレスレジスタ３０３、データレジ
スタ３０４、ワークレジスタ３０５、およびタグ分岐制
御部３０６で構成される。図中、ワークレジスタ３０５
はタグ付きデータを扱うプログラムを実行する時に使用
される、各種領域のリミットチエツクなどに使用する情
報を格納する。又、タグ分岐制御部は、データ中のタグ
により次のプログラム実行番地を生成する。
、演算器３０２、アドレスレジスタ３０３、データレジ
スタ３０４、ワークレジスタ３０５、およびタグ分岐制
御部３０６で構成される。図中、ワークレジスタ３０５
はタグ付きデータを扱うプログラムを実行する時に使用
される、各種領域のリミットチエツクなどに使用する情
報を格納する。又、タグ分岐制御部は、データ中のタグ
により次のプログラム実行番地を生成する。
第４図は、タグ記憶部１０３の詳細構成である。
タグ付きデータは、メモリ１１０に、図に示すように４
バイトを単位として格納されている。外部記憶１０４と
メモリ１１０の間でのデータの送受信は、ゲートＡ４０
１を用いて４バイト単位に行なわれる。タグ付きデータ
実行制御部１０１とメモリ１１０の間でのデータ送受信
は、ゲートＢ４Ｏ２〜ゲーｌ−Ｅ ４０５を用いて１バ
イト単位に行なわれる。バス４１１〜４１４，４０６〜
４１０のどれを使用するかは、アドレス情報４１６とリ
ード／ライト情報３１７を入力とするゲート制御論理４
１５が決定し、■〜［相］の制御部＝７＝ 号をゲートＡ−Ｅに送る。
バイトを単位として格納されている。外部記憶１０４と
メモリ１１０の間でのデータの送受信は、ゲートＡ４０
１を用いて４バイト単位に行なわれる。タグ付きデータ
実行制御部１０１とメモリ１１０の間でのデータ送受信
は、ゲートＢ４Ｏ２〜ゲーｌ−Ｅ ４０５を用いて１バ
イト単位に行なわれる。バス４１１〜４１４，４０６〜
４１０のどれを使用するかは、アドレス情報４１６とリ
ード／ライト情報３１７を入力とするゲート制御論理４
１５が決定し、■〜［相］の制御部＝７＝ 号をゲートＡ−Ｅに送る。
つぎに、タグ付きデータの外部記憶への格納方法につい
て述べる。第５図に、タグ付きデータの外部記憶部１０
４におけるデータ格納形式の概念図を示す。タグ付きデ
ータは、最初にタグ部が格納され、その後方にデータ部
が格納される。データ格納制御の指示は、主実行制御部
１００が行なう。主実行制御部は、外部記憶部１０４へ
格納するデータがタブ付きデータであるかどうか判定し
、タグ付きデータである場合には、最初にタグ部の格納
アドレスを計算してタグ部の格納を行ない。
て述べる。第５図に、タグ付きデータの外部記憶部１０
４におけるデータ格納形式の概念図を示す。タグ付きデ
ータは、最初にタグ部が格納され、その後方にデータ部
が格納される。データ格納制御の指示は、主実行制御部
１００が行なう。主実行制御部は、外部記憶部１０４へ
格納するデータがタブ付きデータであるかどうか判定し
、タグ付きデータである場合には、最初にタグ部の格納
アドレスを計算してタグ部の格納を行ない。
次にデータ部の格納アドレスを計算してデータ部の格納
を行なう。
を行なう。
以」二に述べた装置構成により、４バイトを単位とする
データを扱うプログラムも、５バイトタグ付きデータを
扱うプログラムも同一装置上で実行することができる。
データを扱うプログラムも、５バイトタグ付きデータを
扱うプログラムも同一装置上で実行することができる。
本発明によれば、従来の汎用計算機に付加機構を設ける
だけで、１ワードが５バイトのデータ部＝８− 理を行なうことができるので、タグ付きデータの演算実
行および実行制御を、従来の汎用計算機上で実行できる
効果がある。
だけで、１ワードが５バイトのデータ部＝８− 理を行なうことができるので、タグ付きデータの演算実
行および実行制御を、従来の汎用計算機上で実行できる
効果がある。
第１図は、本発明の一実施例の構成図、第２図はタグ付
きデータの形式例を示す図、第３図は、タグ付き実行制
御部の詳細を示す図、第４図は、第１図のタグ記憶部の
詳細構成図、第５図は外部記憶部におけるタグ付きデー
タ格納形式を示す図である。 １００・・タグなしデータの演算実行・実行制御部１０
１・・タグ付きデータの演算実行・実行制御部１０３・
・・タグ付きデータ記憶部 ４、０１〜４０５・・・タグ付きデータ記憶部のデータ
読み出し書き込み制御ゲート
きデータの形式例を示す図、第３図は、タグ付き実行制
御部の詳細を示す図、第４図は、第１図のタグ記憶部の
詳細構成図、第５図は外部記憶部におけるタグ付きデー
タ格納形式を示す図である。 １００・・タグなしデータの演算実行・実行制御部１０
１・・タグ付きデータの演算実行・実行制御部１０３・
・・タグ付きデータ記憶部 ４、０１〜４０５・・・タグ付きデータ記憶部のデータ
読み出し書き込み制御ゲート
Claims (1)
- １、ｍ＋ｎ（ｍ、ｎ：正の整数）バイトを単位とするタ
グ付きデータ処理装置において、ｍバイトを単位とする
主記憶部と、該主記憶部の読み出しと書き込みを制御す
るメモリ制御部と、ｍバイトを単位とするデータの処理
および実行制御を行なう演算・実行制御部とに対し、ｍ
バイトを単位としてタグを記憶するメモリおよび該メモ
リの読み出しと書き込みを制御する制御部より成るタグ
記憶部と、該タグ記憶部と上記主記憶部との双方から読
み出されたｍ＋ｎバイトデータをタグ付きデータと見な
して演算および実行制御を行なうタグ付きデータ実行制
御部と、該タグ付きデータ実行制御部に対し、上記演算
・実行制御部から実行開始を指示するための手段と、前
記タグ付きデータ実行制御部から、上記演算実行制御部
に対し終了報告を行なうための手段とを付加したことを
特徴とする内蔵型タグ付きデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63031779A JPH0682322B2 (ja) | 1988-02-16 | 1988-02-16 | 内蔵型タグ付きデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63031779A JPH0682322B2 (ja) | 1988-02-16 | 1988-02-16 | 内蔵型タグ付きデータ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01207828A true JPH01207828A (ja) | 1989-08-21 |
| JPH0682322B2 JPH0682322B2 (ja) | 1994-10-19 |
Family
ID=12340544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63031779A Expired - Lifetime JPH0682322B2 (ja) | 1988-02-16 | 1988-02-16 | 内蔵型タグ付きデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682322B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121746A (en) * | 1981-01-22 | 1982-07-29 | Nec Corp | Information processing device |
| JPS6168636A (ja) * | 1984-09-11 | 1986-04-09 | Fujitsu Ltd | デ−タ処理装置 |
| JPS61157955A (ja) * | 1984-12-28 | 1986-07-17 | Fujitsu Ltd | タグ制御方式 |
| JPS629440A (ja) * | 1985-07-08 | 1987-01-17 | Hitachi Ltd | デ−タ処理装置 |
-
1988
- 1988-02-16 JP JP63031779A patent/JPH0682322B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121746A (en) * | 1981-01-22 | 1982-07-29 | Nec Corp | Information processing device |
| JPS6168636A (ja) * | 1984-09-11 | 1986-04-09 | Fujitsu Ltd | デ−タ処理装置 |
| JPS61157955A (ja) * | 1984-12-28 | 1986-07-17 | Fujitsu Ltd | タグ制御方式 |
| JPS629440A (ja) * | 1985-07-08 | 1987-01-17 | Hitachi Ltd | デ−タ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682322B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248931B2 (ja) | ||
| JPH0414385B2 (ja) | ||
| JPS623461B2 (ja) | ||
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH03233630A (ja) | 情報処理装置 | |
| JPS6212529B2 (ja) | ||
| JPH08212075A (ja) | 情報処理装置 | |
| JPH0682322B2 (ja) | 内蔵型タグ付きデータ処理装置 | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| SU742942A1 (ru) | Устройство дл обработки информации | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JPS62278639A (ja) | 情報処理装置 | |
| JPH0642220B2 (ja) | プロトコル・デ−タ・ユニツト処理計算機 | |
| JP2895892B2 (ja) | データ処理装置 | |
| EP0229253A2 (en) | Data processor with virtual memory management | |
| JPH0363822A (ja) | 計算機制御方式 | |
| JPH0154729B2 (ja) | ||
| JPH04127366A (ja) | リストベクトル処理装置 | |
| JPH0234058B2 (ja) | ||
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPH02236734A (ja) | マイクロプロセッサのエミュレーション方式 | |
| JPH03282623A (ja) | パイプライン・マイクロプロセッサ | |
| JPH0399321A (ja) | 命令制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |