JPH01208019A - ラッチング型半導体リレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直流電力制御用のラッチング型半導体リレー
に関するものである。

［従来の技術］ 従来、パルス信号の印加により負荷を通電状態と非通電
状信にラッチできるリレーとしては、機械式のリレーが
あるが、機械式のリレーは有接点であることから、その
接点寿命に限界があるという問題があった。これに対し
、ラッチング型半導体リレーは寿命が半永久的であり、
耐久性に優れている。

第５図は従来の直流電力制御用のラッチング型半導体リ
レーの構成を示す回路図である。入力端子１０．１１間
には、ＬＥＤよりなる発光素子１が接続されている。こ
の発光素子ｌの照射した光信号は、フォトトランジスタ
１６にて受光される。

フォトトランジスタ１６のコレクタ及びエミッタには、
出力端子１４．１５がそれぞれ接続されている。

［発明が解決しようとする課題］ 上述の従来技術にあっては、出力素子として、ノーマリ
・オフ型の通常のフォトトランジスタ１６を用いている
ため、入力信号が存在する期間にのみ、出力端子１４．
１５間が導通状態となり、入力信号が無くなれば、出力
端子１４．１５間は非導通状態となる。したがって、パ
ルス信号の印加による導通状態と非導通状態との切換動
作を行うようなラッチング型の半導体リレーを実現する
ことはできなかった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、パルス信号の印加による導通状
態と非導通状態の切換動作を可能としたラッチング型半
導体リレーを提供することにある。

［課題を解決するための手段］ 本発明に係るラッチング型半導体リレーにあっては、上
記の課題を解決するために、第１図乃至第４図に示すよ
うに、第１及び第２の入力信号に応答して光信号を発生
する第１及び第２の発光素子１．２と、第１及び第２の
発光素子１，２の発生する光信号をそれぞれ受光して光
起電力を発生する第１及び第２の受光バイアス回路３．
４と、第１の受光バイアス回路３の発生する光起電力に
よりオン状態にバイアスされるノーマリ・オフ型のトラ
ンジスタ５と、第２の受光バイアス回路４の発生する光
起電力によりオフ状態にバイアスされるノーマリ・オン
型のトランジスタ７と、ノーマリ・オフ型のトランジス
タ５及びノーマリ・オン型のトランジスタフに直列的に
接続され、第１の受光バイアス回路３に光結合された第
３の発光素子６とを備えて成るものである。

［作用］ 本発明にあっては、第１の発光素子１により光信号を発
生し、この光信号を第１の受光バイアス回路３に受光さ
せて、ノーマリ・オフ型のトランジスタ５をオフ状態に
すれば、第３の発光素子６が光信号を発生し、この光信
号が第１の受光バイアス回路３に受光されるので、あた
かも第１の発光素子１により光信号を発生し続けている
のと同じ状態となり、ノーマリ・オフ型のトランジスタ
５はオン状態にｆ、Ｉｉ持される。したがって、第１の
発光素子１にパルス的な入力信号を与えるだけで、負荷
電流を流し続けることができる。

また、第２の発光素子２により光信号を発生し、この光
信号を第２の受光バイアス回路４に受光させて、ノーマ
リ・オン型のトランジスタ７をオフ状３にすれば、第３
の発光素子６が光信号の発生を停止し、第１の受光バイ
アス回路３が光信号を受光しなくなるので、ノーマリ・
オフ型のトランジスタ５がオフ状態に復帰する。したが
って、その後は、ノーマリ・オン型のトランジスタ７が
オン状態に戻っても、第３の発光素子６は光信号を発生
しなくなる。このため、第２の発光素子２にパルス的な
入力信号を与えるだけで、負荷電流を遮断し続けること
ができる。

［実施例１コ 第１図は本発明の一実施例の回路図である。第１図にお
いて、入力端子１０．１１はターンオン用のパルス信号
を入力するための端子であり、ＬＥＤよりなる発光素子
１が接続されている。入力端子１２．１３はターンオフ
用のパルス信号を入力するための端子であり、ＬＥＤよ
りなる発光素子２が接続されている０発光素子１は、受
光バイアス回路３と光結合されており、発光素子２は受
光バイアス回路４と光結合されている。

受光バイアス回路３はｐｎ接合を利用したフォトダイオ
ードを直列接続した回路を含み、その直列接続個数は、
ノーマリ・オフ型のトランジスタ５をオン状態にバイア
スするのに十分な電圧を発生できるように設定されてい
る。実施例では、ノーマリ・オフ型のトランジスタ５と
して、エンハンスメントモードのＭＯＳＦＥＴを用いて
おり、このトランジスタ７のゲート・ソース間に、受光
バイアス回路４の出力が接続されている。

トランジスタ５のドレインは出力端子１４に接続されて
いる。トランジスタ５のソースは発光素子６及びノーマ
リ・オン型のトランジスタ７のドレイン・ソース間を介
して出力端子１５に接続されている。ノーマリ・オン型
のトランジスタ７は、例えば、デプリーション型のＪＦ
ＥＴ、ＭＯＳＦＥＴ、ＳＩＴなどから成り、ゲート・ソ
ース間にバイアス電圧が印加されていないときには、ド
レイン・ソース間は導通状態となっており、前記バイア
ス電圧が印加されたときには、トレイン・ソース間は非
導通状態となる。このトランジスタ７のゲーＩ・・ソー
ス間には、受光バイアス回路４の出力が接続されている
。受光バイアス回路４は、ｐｎ接合を利用したフォＩ・
ダイオードを直列接続した回路を含み、その直列接続個
数は、ノーマリ・オン型のトランジスタ７をオフ状態に
バイアスするのに十分な電圧を発生できるように設定さ
れている。なお、出力端子１４．１５の間には、負荷８
と直流電源９の直列回路が接続されている。

第２図は上記回路の動作波形図である。同図（ａ）に示
すように、ターンオン用のパルス信号が入力端子１０．
１１間に通電されると、発光素子１が光信号を発生し、
この光信号により受光バイアス回路３が光起電力を発生
し、ノーマリ・オフ型のトランジスタ５がオフ状態にバ
イアスされる。このとき、ノーマリ・オン型のトランジ
スタ７はオン状態であるので、直流電源９から負荷８、
出力端子１４、ノーマリ・オフ型のトランジスタ５、発
光素子６、ノーマリ・オン型のトランジスタ７、出力端
子１５を介して直流電源９に戻る経路で負荷電漆工が流
れる。この負荷電漆工により、発光素子６が光信号を発
生し、この光信号は受光バイアス回路３により受光され
る。したがって、受光バイアス回路３は、前記ターンオ
ン用のパルス信号（第２図（ａ）〉が消失しても、光起
電力の発生を継続し、ノーマリ・オフ型のトランジスタ
５はオン状！ぶを１：Ｉ持する。このため、第２図（Ｃ
）に示すように、負荷電漆工が流れ続ける。

次に、第２図（ｂ）に示すように、ターンオフ用のパル
ス信号が入力端子１２．１３間に通電されると、発光素
子２が光信号を発生し、この光信号により受光バイアス
回路４が光起電力を発生する。

この光起電力がノーマリ・オン型のトランジスタ７のゲ
ート・ソース間に印加されることにより、トランジスタ
７のドレイン・ソース間は非導通状態となる。したがっ
て、ノーマリ・オフ型のトランジスタ５と発光素子６を
介して流れていた負荷電流Ｉは遮断される。このため、
受光バイアス回路３は光起電力の発生を停止し、ノーマ
リ・オフ型のトランジスタ５はオフ状態となる。その後
、ターンオフ用のパルス信号（第２図（ｂ））が消失し
て、ノーマリ・オン型のトランジスタ７のドレイン・ソ
ース間が導通状官に戻っても、ノーマリ・オフ型のトラ
ンジスタ５が既にオフ状態となっており、発光素子６か
らの光信号が発生しないので、ノーマリ・オフ型のトラ
ンジスタ５はオフ状態を維持する。

このように、本発明のラッチング型半導体リレーにあっ
ては、パルス信号の印加により、導通状態と非導通状態
を切り替えることができ、パルス信号が消失した後も、
導通状態又は非導通状態をそのまま維持することができ
るものである。

［実施例２］ 第３図は本発明の他の実施例の回路図である。

本実施例にあっては、入力端子１０．１１間に発光素子
１及び発光素子２を逆並列接続して、入力を１系統とし
たものである。第４図（ａ）に示すように、入力端子１
０．１１間に正極性の入力信号を与えると、発光素子１
が光信号を発生し、第４ＵＡ（ｂ）に示すように負荷′
：ｒ：、流Ｉが流れる。その後、入力信号を遮断しても
負荷電漆工は流れ続ける。

また、入力端子１０．１１間に負極性の入力信号を与え
ると、発光素子２が光信号を発生し、負荷電漆工が３１
！断される。その後、入力信号を遮断しても負荷電流Ｉ
は遮断され続ける。したがって、本実施例にあっては、
正極性のパルス信号により負荷８を通電状態にラッチン
グすることができ、負極性のパルス信号により負荷８を
非通電状態にラッチングすることができるものである。

なお、第３の発光素子６は、ノーマリ・オフ型のトラン
ジスタ５及びノーマリ・オン型のトランジスタフに直列
的に接続されていれば良く、出力端子１４とノーマリ・
オフ型のトランジスタ５の間に挿入されでいても良いし
、出力端子１５とノーマリ・オン型のトランジスタ７の
間に挿入されていても良いことは言うまでもない。

［発明の効果］ 本発明は上述のように、発光素子と、この発光素子の発
生する光信号にてオン状態にバイアスされるノーマリ・
オフ型のトランジスタと、ノーマリ・オン型のトランジ
スタとを直列的に組み合わせて使用し、ノーマリ・オフ
型のトランジスタを光信号で瞬時オンさせることにより
、導通状態を維持し、ノーマリ・オン型のトランジスタ
を光信号で瞬時オフさせることにより、ノーマリ・オフ
型のトランジスタをオフさせて非導通状態を維持するよ
うにしたので、パルス信号の印加により、導通状態と非
導通状態を切り替えることができ、入力側の消費電力を
大幅に低減可能なラッチング型半導体リレーを実現でき
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同上の動
作波形図、第３図は本発明の他の実施例の回路図、第４
図は同上の動作波形図、第５図は従来例の回路図である
。 １．２は発光素子、３，４は受光バイアス回路、５はノ
ーマリ・オフ型のトランジスタ、６は発光素子、７はノ
ーマリ・オン型のトランジスタ、８は負荷、９は直流電
源である。

Claims (1)

【特許請求の範囲】
1. （１）第１及び第２の入力信号に応答して光信号を発生
   する第１及び第２の発光素子と、第１及び第２の発光素
   子の発生する光信号をそれぞれ受光して光起電力を発生
   する第１及び第２の受光バイアス回路と、第１の受光バ
   イアス回路の発生する光起電力によりオン状態にバイア
   スされるノーマリ・オフ型のトランジスタと、第２の受
   光バイアス回路の発生する光起電力によりオフ状態にバ
   イアスされるノーマリ・オン型のトランジスタと、ノー
   マリ・オフ型のトランジスタ及びノーマリ・オン型のト
   ランジスタに直列的に接続され、第１の受光バイアス回
   路に光結合された第３の発光素子とを備えて成ることを
   特徴とするラッチング型半導体リレー。