JPH05191245A - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JPH05191245A JPH05191245A JP4005232A JP523292A JPH05191245A JP H05191245 A JPH05191245 A JP H05191245A JP 4005232 A JP4005232 A JP 4005232A JP 523292 A JP523292 A JP 523292A JP H05191245 A JPH05191245 A JP H05191245A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- mosfet
- semiconductor relay
- bipolar transistors
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000005669 field effect Effects 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000002457 bidirectional effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】ノーマリークローズ動作又はノーマリーオープ
ン動作を行う中容量以上の半導体リレーを提供する。 【構成】光結合方式により制御されるＭＯＳＦＥＴ１３
を、２個の逆直列接続されたバイポーラトランジスタ
７，８のベース・コレクタ間に、バイアス用の抵抗１
１，１２を介して接続した。各トランジスタ７，８のコ
レクタ・エミッタ間にはダイオード９，１０を逆並列接
続した。 【効果】ＭＯＳＦＥＴ１３がデプレッションタイプであ
ればノーマリークローズ動作の半導体リレー、エンハン
スメントタイプであればノーマリーオープン動作の半導
体リレーとして使用でき、また、主電流の経路はＰＮ接
合で構成できるので、容量の大きな半導体リレーを構成
しやすい。
ン動作を行う中容量以上の半導体リレーを提供する。 【構成】光結合方式により制御されるＭＯＳＦＥＴ１３
を、２個の逆直列接続されたバイポーラトランジスタ
７，８のベース・コレクタ間に、バイアス用の抵抗１
１，１２を介して接続した。各トランジスタ７，８のコ
レクタ・エミッタ間にはダイオード９，１０を逆並列接
続した。 【効果】ＭＯＳＦＥＴ１３がデプレッションタイプであ
ればノーマリークローズ動作の半導体リレー、エンハン
スメントタイプであればノーマリーオープン動作の半導
体リレーとして使用でき、また、主電流の経路はＰＮ接
合で構成できるので、容量の大きな半導体リレーを構成
しやすい。
Description
【０００１】
【産業上の利用分野】本発明は、光結合方式により入出
力間を絶縁した半導体リレーに関するものである。
力間を絶縁した半導体リレーに関するものである。
【０００２】
【従来の技術】従来の半導体リレーの回路図を図２に示
す。リレー入力端子１，２間には、発光ダイオード５が
接続されている。また、リレー出力端子３，４間には、
双方向サイリスタ１６の主電極が接続されている。双方
向サイリスタ１６の一方の主電極と制御電極の間には、
双方向ホトサイリスタ１７が接続されている。この双方
向ホトサイリスタ１７は、前記発光ダイオード５からの
光信号を受光するように構成されている。
す。リレー入力端子１，２間には、発光ダイオード５が
接続されている。また、リレー出力端子３，４間には、
双方向サイリスタ１６の主電極が接続されている。双方
向サイリスタ１６の一方の主電極と制御電極の間には、
双方向ホトサイリスタ１７が接続されている。この双方
向ホトサイリスタ１７は、前記発光ダイオード５からの
光信号を受光するように構成されている。
【０００３】リレー入力端子１，２間に入力信号が与え
られると、発光ダイオード５が光信号を発生し、この光
信号を受光して双方向ホトサイリスタ１７が導通する。
これにより、双方向サイリスタ１６が導通して、リレー
出力端子３，４間が点弧される。このような半導体リレ
ーは、光結合方式により入出力間を絶縁しているので、
リレー入力端子１，２間には低電圧の制御回路を接続
し、リレー出力端子３，４間には高電圧の負荷回路を接
続することができる。
られると、発光ダイオード５が光信号を発生し、この光
信号を受光して双方向ホトサイリスタ１７が導通する。
これにより、双方向サイリスタ１６が導通して、リレー
出力端子３，４間が点弧される。このような半導体リレ
ーは、光結合方式により入出力間を絶縁しているので、
リレー入力端子１，２間には低電圧の制御回路を接続
し、リレー出力端子３，４間には高電圧の負荷回路を接
続することができる。
【０００４】
【発明が解決しようとする課題】従来、半導体リレー
は、入力信号が存在するときに出力側が導通状態とな
り、入力信号が存在しなければ非導通状態となるノーマ
リーオープン動作が主として利用されており、入力信号
の存在と出力側の導通・非導通との関係が逆になるノー
マリークローズ動作は少なかった。ＭＯＳＦＥＴを用い
て、ノーマリークローズ動作を行うものも提案されてい
るが、容量の大きなものは実現されていない。
は、入力信号が存在するときに出力側が導通状態とな
り、入力信号が存在しなければ非導通状態となるノーマ
リーオープン動作が主として利用されており、入力信号
の存在と出力側の導通・非導通との関係が逆になるノー
マリークローズ動作は少なかった。ＭＯＳＦＥＴを用い
て、ノーマリークローズ動作を行うものも提案されてい
るが、容量の大きなものは実現されていない。
【０００５】本発明は上述のような点に鑑みてなされた
ものであり、ノーマリークローズ動作又はノーマリーオ
ープン動作を行う中容量以上の半導体リレーを提供する
ことを目的とするものである。
ものであり、ノーマリークローズ動作又はノーマリーオ
ープン動作を行う中容量以上の半導体リレーを提供する
ことを目的とするものである。
【０００６】
【課題を解決するための手段】本発明の半導体リレーに
あっては、上記の課題を解決するために、図１に示すよ
うに、一対のリレー入力端子１，２間に発光ダイオード
５のような発光手段を接続し、一対のリレー出力端子
３，４間にベース及びエミッタを共通とした２個のバイ
ポーラトランジスタ７，８のコレクタをそれぞれ接続
し、前記２個のバイポーラトランジスタ７，８のコレク
タ・エミッタ間にそれぞれダイオード９，１０を逆方向
に導通するように並列接続し、前記２個のバイポーラト
ランジスタ７，８の各々のコレクタを個別に抵抗１１，
１２を介してデプレッションタイプのＭＯＳＦＥＴ（金
属酸化膜半導体電界効果トランジスタ）１３のドレイン
に接続し、前記２個のバイポーラトランジスタ７，８の
ベースを共通にして前記ＭＯＳＦＥＴ１３のソースに接
続し、ノーマリークローズの電界効果トランジスタ１４
のドレイン・ソースをそれぞれ前記ＭＯＳＦＥＴ１３の
ゲート・ソースに接続し、前記ノーマリークローズの電
界効果トランジスタ１４のゲート・ソース間に抵抗１５
を接続し、前記ノーマリークローズの電界効果トランジ
スタ１４のドレイン・ゲート間にホトダイオードを多数
個直列接続したホトダイオードアレイ６をドレイン側が
高電位となるように接続し、前記のホトダイオードアレ
イ６と発光ダイオード５とを光学的に結合したことを特
徴とするものである。
あっては、上記の課題を解決するために、図１に示すよ
うに、一対のリレー入力端子１，２間に発光ダイオード
５のような発光手段を接続し、一対のリレー出力端子
３，４間にベース及びエミッタを共通とした２個のバイ
ポーラトランジスタ７，８のコレクタをそれぞれ接続
し、前記２個のバイポーラトランジスタ７，８のコレク
タ・エミッタ間にそれぞれダイオード９，１０を逆方向
に導通するように並列接続し、前記２個のバイポーラト
ランジスタ７，８の各々のコレクタを個別に抵抗１１，
１２を介してデプレッションタイプのＭＯＳＦＥＴ（金
属酸化膜半導体電界効果トランジスタ）１３のドレイン
に接続し、前記２個のバイポーラトランジスタ７，８の
ベースを共通にして前記ＭＯＳＦＥＴ１３のソースに接
続し、ノーマリークローズの電界効果トランジスタ１４
のドレイン・ソースをそれぞれ前記ＭＯＳＦＥＴ１３の
ゲート・ソースに接続し、前記ノーマリークローズの電
界効果トランジスタ１４のゲート・ソース間に抵抗１５
を接続し、前記ノーマリークローズの電界効果トランジ
スタ１４のドレイン・ゲート間にホトダイオードを多数
個直列接続したホトダイオードアレイ６をドレイン側が
高電位となるように接続し、前記のホトダイオードアレ
イ６と発光ダイオード５とを光学的に結合したことを特
徴とするものである。
【０００７】
【作用】本発明の半導体リレーでは、リレー入力端子
１，２の間に存在していた入力信号が無くなると、発光
ダイオード５からの光照射によりホトダイオードアレイ
６の両端子間に発生していた電位差が無くなる。このた
め、デプレッションタイプのＭＯＳＦＥＴ（金属酸化膜
半導体電界効果トランジスタ）１３のゲート電位が下が
り、ＭＯＳＦＥＴ１３は非導通状態から導通状態へと変
化し、リレー出力端子３，４間に印加されている電圧の
向きにより、抵抗１１もしくは抵抗１２を介してデプレ
ッションタイプのＭＯＳＦＥＴ１３のドレイン・ソース
間に電流が流れ、リレー出力端子３，４間に印加されて
いる電圧の向きによりバイポーラトランジスタ７，８の
いずれかのベースに電流が流れて、バイポーラトランジ
スタ７，８のいずれかが導通状態になり、ダイオード１
０もしくはダイオード９に電流が流れてリレー出力端子
３，４間が点弧する。
１，２の間に存在していた入力信号が無くなると、発光
ダイオード５からの光照射によりホトダイオードアレイ
６の両端子間に発生していた電位差が無くなる。このた
め、デプレッションタイプのＭＯＳＦＥＴ（金属酸化膜
半導体電界効果トランジスタ）１３のゲート電位が下が
り、ＭＯＳＦＥＴ１３は非導通状態から導通状態へと変
化し、リレー出力端子３，４間に印加されている電圧の
向きにより、抵抗１１もしくは抵抗１２を介してデプレ
ッションタイプのＭＯＳＦＥＴ１３のドレイン・ソース
間に電流が流れ、リレー出力端子３，４間に印加されて
いる電圧の向きによりバイポーラトランジスタ７，８の
いずれかのベースに電流が流れて、バイポーラトランジ
スタ７，８のいずれかが導通状態になり、ダイオード１
０もしくはダイオード９に電流が流れてリレー出力端子
３，４間が点弧する。
【０００８】例えば、リレー出力端子３，４間に端子３
を正とする電圧が印加されている場合、リレー入力端子
１，２の間に存在していた入力信号が無くなってデプレ
ッションタイプのＭＯＳＦＥＴ１３のゲート電位が下が
り、ＭＯＳＦＥＴ１３が非導通状態から導通状態へと変
化すると、抵抗１１を介して、デプレツションタイプの
ＭＯＳＦＥＴ１３のドレイン・ソース間に電流が流れ、
バイポーラトランジスタ７にベース電流が流れてバイポ
ーラトランジスタ７が導通状態になり、バイポーラトラ
ンジスタ７、ダイオード１０を通して、リレー出力端子
４に電流が流れる。リレー出力端子３，４間の電圧の向
きが逆になっても同様である。
を正とする電圧が印加されている場合、リレー入力端子
１，２の間に存在していた入力信号が無くなってデプレ
ッションタイプのＭＯＳＦＥＴ１３のゲート電位が下が
り、ＭＯＳＦＥＴ１３が非導通状態から導通状態へと変
化すると、抵抗１１を介して、デプレツションタイプの
ＭＯＳＦＥＴ１３のドレイン・ソース間に電流が流れ、
バイポーラトランジスタ７にベース電流が流れてバイポ
ーラトランジスタ７が導通状態になり、バイポーラトラ
ンジスタ７、ダイオード１０を通して、リレー出力端子
４に電流が流れる。リレー出力端子３，４間の電圧の向
きが逆になっても同様である。
【０００９】次に、リレー入力端子１，２間に入力信号
が印加されると、発光ダイオード５からの光照射により
ホトダイオードアレイ６の両端子間に電位差が発生す
る。すなわち、デプレッションタイプのＭＯＳＦＥＴ１
３は導通状態から非導通状態へと変化し、抵抗１１もし
くは抵抗１２を介してデプレッションタイプのＭＯＳＦ
ＥＴ１３のドレイン・ソース間に流れていた電流が無く
なり、バイポーラトランジスタ７，８のいずれかのベー
ス電流が無くなって、非導通状態になり、リレー出力端
子３，４間が消弧する。
が印加されると、発光ダイオード５からの光照射により
ホトダイオードアレイ６の両端子間に電位差が発生す
る。すなわち、デプレッションタイプのＭＯＳＦＥＴ１
３は導通状態から非導通状態へと変化し、抵抗１１もし
くは抵抗１２を介してデプレッションタイプのＭＯＳＦ
ＥＴ１３のドレイン・ソース間に流れていた電流が無く
なり、バイポーラトランジスタ７，８のいずれかのベー
ス電流が無くなって、非導通状態になり、リレー出力端
子３，４間が消弧する。
【００１０】
【実施例】図１は本発明の一実施例の回路図である。以
下、その回路構成について説明する。リレー入力端子
１，２間には、発光ダイオード５が接続されている。発
光ダイオード５から照射された光は、ホトダイオードを
多数個直列に接続したホトダイオードアレイ６に光学的
に結合されている。リレー出力端子３，４間には、ベー
ス及びエミッタを共通とした２個のバイポーラトランジ
スタ７，８のコレクタが接続されている。２個のバイポ
ーラトランジスタ７，８のコレクタ・エミッタ間には、
ダイオード９，１０が逆導通する方向に接続されてい
る。２個のバイポーラトランジスタ７，８のコレクタ
は、抵抗１１，１２を介してデプレッションタイプのＭ
ＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）
１３のドレインに接続されている。２個のバイポーラト
ランジスタ７，８のベースはいずれもデプレッションタ
イプのＭＯＳＦＥＴ１３のソースに接続されている。ノ
ーマリークローズ動作の電界効果トランジスタ１４がデ
プレッションタイプのＭＯＳＦＥＴ１３のゲート・ソー
ス間に接続されている。ノーマリークローズ動作の電界
効果トランジスタ１４のゲート・ソース間には抵抗１５
が接続されている。ノーマリークローズ動作の電界効果
トランジスタ１４のドレイン・ゲート間には、ホトダイ
オードを多数個直列接続したホトダイオードアレイ６が
接続されている。
下、その回路構成について説明する。リレー入力端子
１，２間には、発光ダイオード５が接続されている。発
光ダイオード５から照射された光は、ホトダイオードを
多数個直列に接続したホトダイオードアレイ６に光学的
に結合されている。リレー出力端子３，４間には、ベー
ス及びエミッタを共通とした２個のバイポーラトランジ
スタ７，８のコレクタが接続されている。２個のバイポ
ーラトランジスタ７，８のコレクタ・エミッタ間には、
ダイオード９，１０が逆導通する方向に接続されてい
る。２個のバイポーラトランジスタ７，８のコレクタ
は、抵抗１１，１２を介してデプレッションタイプのＭ
ＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）
１３のドレインに接続されている。２個のバイポーラト
ランジスタ７，８のベースはいずれもデプレッションタ
イプのＭＯＳＦＥＴ１３のソースに接続されている。ノ
ーマリークローズ動作の電界効果トランジスタ１４がデ
プレッションタイプのＭＯＳＦＥＴ１３のゲート・ソー
ス間に接続されている。ノーマリークローズ動作の電界
効果トランジスタ１４のゲート・ソース間には抵抗１５
が接続されている。ノーマリークローズ動作の電界効果
トランジスタ１４のドレイン・ゲート間には、ホトダイ
オードを多数個直列接続したホトダイオードアレイ６が
接続されている。
【００１１】以下、本実施例の動作について説明する。
まず、リレー入力端子１，２の間に入力信号が存在しな
い場合には、発光ダイオード５が発光せず、ホトダイオ
ードアレイ６の両端子間に電位差は発生しないので、デ
プレッションタイプのＭＯＳＦＥＴ１３のゲート電位は
ほぼ０である。したがって、デプレッションタイプのＭ
ＯＳＦＥＴ１３のドレイン・ソース間は導通状態であ
る。このとき、リレー出力端子３，４間に端子３側を正
とする電圧が印加されていれば、抵抗１１を介してＭＯ
ＳＦＥＴ１３のドレイン・ソース間に電流が流れて、バ
イポーラトランジスタ７にベース電流を供給してバイポ
ーラトランジスタ７を導通状態にする。リレー出力端子
３，４間を流れる電流の殆どは、バイポーラトランジス
タ７とダイオード１０を介して流れる。
まず、リレー入力端子１，２の間に入力信号が存在しな
い場合には、発光ダイオード５が発光せず、ホトダイオ
ードアレイ６の両端子間に電位差は発生しないので、デ
プレッションタイプのＭＯＳＦＥＴ１３のゲート電位は
ほぼ０である。したがって、デプレッションタイプのＭ
ＯＳＦＥＴ１３のドレイン・ソース間は導通状態であ
る。このとき、リレー出力端子３，４間に端子３側を正
とする電圧が印加されていれば、抵抗１１を介してＭＯ
ＳＦＥＴ１３のドレイン・ソース間に電流が流れて、バ
イポーラトランジスタ７にベース電流を供給してバイポ
ーラトランジスタ７を導通状態にする。リレー出力端子
３，４間を流れる電流の殆どは、バイポーラトランジス
タ７とダイオード１０を介して流れる。
【００１２】次に、リレー入力端子１，２の間に入力信
号が存在する場合には、発光ダイオード５が発光してホ
トダイオードアレイ６の両端子間に電位差が発生し、デ
プレッションタイプのＭＯＳＦＥＴ１３のゲート電位が
上昇する。したがって、デプレッションタイプのＭＯＳ
ＦＥＴ１３のドレイン・ソース間は非導通状態となる。
故に、バイポーラトランジスタ７，８にはベース電流が
流れず、バイポーラトランジスタ７，８は非導通状態と
なる。
号が存在する場合には、発光ダイオード５が発光してホ
トダイオードアレイ６の両端子間に電位差が発生し、デ
プレッションタイプのＭＯＳＦＥＴ１３のゲート電位が
上昇する。したがって、デプレッションタイプのＭＯＳ
ＦＥＴ１３のドレイン・ソース間は非導通状態となる。
故に、バイポーラトランジスタ７，８にはベース電流が
流れず、バイポーラトランジスタ７，８は非導通状態と
なる。
【００１３】なお、デプッションタイプの電界効果トラ
ンジスタ１４及び抵抗１５は、入力信号が存在する状態
から存在しない状態へ変化したときに、デプレッション
タイプのＭＯＳＦＥＴ１３のゲート電荷を素早く放電さ
せるための回路を構成している。
ンジスタ１４及び抵抗１５は、入力信号が存在する状態
から存在しない状態へ変化したときに、デプレッション
タイプのＭＯＳＦＥＴ１３のゲート電荷を素早く放電さ
せるための回路を構成している。
【００１４】以上の動作により、本実施例の半導体リレ
ーは、入力信号が存在するときに、出力側が非導通状態
となるノーマリークローズ動作の半導体リレーとして機
能するものである。また、同じ図１の回路構成におい
て、ＭＯＳＦＥＴ１３をデプレッションタイプからエン
ハンスメントタイプに変更すれば、入力信号が存在する
ときに出力側が導通状態となるノーマリーオープン動作
の半導体リレーとすることもできる。さらに、バイポー
ラトランジスタ７，８は、図示されたＮＰＮトランジス
タに限定されるものではなく、そのコレクタとエミッタ
の接続を逆にすれば、ＰＮＰトランジスタを使用するこ
ともできる。
ーは、入力信号が存在するときに、出力側が非導通状態
となるノーマリークローズ動作の半導体リレーとして機
能するものである。また、同じ図１の回路構成におい
て、ＭＯＳＦＥＴ１３をデプレッションタイプからエン
ハンスメントタイプに変更すれば、入力信号が存在する
ときに出力側が導通状態となるノーマリーオープン動作
の半導体リレーとすることもできる。さらに、バイポー
ラトランジスタ７，８は、図示されたＮＰＮトランジス
タに限定されるものではなく、そのコレクタとエミッタ
の接続を逆にすれば、ＰＮＰトランジスタを使用するこ
ともできる。
【００１５】本発明の半導体リレーにおいては、出力側
を流れる電流の殆どが、バイポーラトランジスタ７，８
とダイオード９，１０のＰＮ接合を流れるため、比較的
大きな容量の半導体リレーを構成することができる。
を流れる電流の殆どが、バイポーラトランジスタ７，８
とダイオード９，１０のＰＮ接合を流れるため、比較的
大きな容量の半導体リレーを構成することができる。
【００１６】
【発明の効果】請求項１記載の半導体リレーでは、リレ
ー出力端子間に２個のバイポーラトランジスタを逆直列
接続し、各バイポーラトランジスタにダイオードを逆並
列接続し、リレー出力端子をそれぞれ抵抗を介してデプ
レッションタイプのＭＯＳＦＥＴのドレインに接続し、
また、バイポーラトランジスタのベースを共通にして前
記ＭＯＳＦＥＴのソースに接続し、このＭＯＳＦＥＴの
ゲート・ソース間にノーマリークローズの電界効果トラ
ンジスタのドレインとソースを接続し、ノーマリークロ
ーズの電界効果トランジスタのゲート・ドレイン間に抵
抗を接続し、ノーマリークローズの電界効果トランジス
タのドレイン・ゲート間にホトダイオードを多数個直列
接続したホトダイオードアレイを接続して、リレー入力
端子間に接続した発光手段に光学的に結合したので、入
力信号が存在するときに出力側が非導通状態になるノー
マリークローズ動作の半導体リレーとして使用すること
ができ、また、主電流の経路はＰＮ接合で構成すること
ができるので、容量の大きな半導体リレーを構成しやす
いという効果がある。
ー出力端子間に２個のバイポーラトランジスタを逆直列
接続し、各バイポーラトランジスタにダイオードを逆並
列接続し、リレー出力端子をそれぞれ抵抗を介してデプ
レッションタイプのＭＯＳＦＥＴのドレインに接続し、
また、バイポーラトランジスタのベースを共通にして前
記ＭＯＳＦＥＴのソースに接続し、このＭＯＳＦＥＴの
ゲート・ソース間にノーマリークローズの電界効果トラ
ンジスタのドレインとソースを接続し、ノーマリークロ
ーズの電界効果トランジスタのゲート・ドレイン間に抵
抗を接続し、ノーマリークローズの電界効果トランジス
タのドレイン・ゲート間にホトダイオードを多数個直列
接続したホトダイオードアレイを接続して、リレー入力
端子間に接続した発光手段に光学的に結合したので、入
力信号が存在するときに出力側が非導通状態になるノー
マリークローズ動作の半導体リレーとして使用すること
ができ、また、主電流の経路はＰＮ接合で構成すること
ができるので、容量の大きな半導体リレーを構成しやす
いという効果がある。
【００１７】請求項２記載の半導体リレーでは、デプレ
ッションタイプのＭＯＳＦＥＴに代えて、エンハンスメ
ントタイプのＭＯＳＦＥＴを使用しているので、リレー
入力端子間に入力信号が存在しないときには、出力段の
バイポーラトランジスタは非導通状態となり、ノーマリ
ーオープン動作の半導体リレーとして使用することがで
きる。
ッションタイプのＭＯＳＦＥＴに代えて、エンハンスメ
ントタイプのＭＯＳＦＥＴを使用しているので、リレー
入力端子間に入力信号が存在しないときには、出力段の
バイポーラトランジスタは非導通状態となり、ノーマリ
ーオープン動作の半導体リレーとして使用することがで
きる。
【００１８】請求項３記載の半導体リレーでは、前記２
個のバイポーラトランジスタのコレクタとエミッタの接
続を逆にしたので、ＰＮＰトランジスタを使用すること
もできるという効果がある。
個のバイポーラトランジスタのコレクタとエミッタの接
続を逆にしたので、ＰＮＰトランジスタを使用すること
もできるという効果がある。
【図１】本発明の一実施例の回路図である。
【図２】従来例の回路図である。
１ リレー入力端子 ２ リレー入力端子 ３ リレー出力端子 ４ リレー出力端子 ５ 発光ダイオード ６ ホトダイオードアレイ ７ バイポーラトランジスタ ８ バイポーラトランジスタ ９ ダイオード １０ ダイオード １１ 抵抗 １２ 抵抗 １３ ＭＯＳＦＥＴ １４ 電界効果トランジスタ １５ 抵抗
Claims (3)
- 【請求項１】 一対のリレー入力端子間に発光手段を
接続し、一対のリレー出力端子間にベース及びエミッタ
を共通とした２個のバイポーラトランジスタのコレクタ
をそれぞれ接続し、前記２個のバイポーラトランジスタ
のコレクタ・エミッタ間にそれぞれダイオードを逆方向
に導通するように並列接続し、前記２個のバイポーラト
ランジスタの各々のコレクタを個別に抵抗を介してデプ
レッションタイプのＭＯＳＦＥＴのドレインに接続し、
前記２個のバイポーラトランジスタのベースを共通にし
て前記ＭＯＳＦＥＴのソースに接続し、ノーマリークロ
ーズの電界効果トランジスタのドレイン・ソースをそれ
ぞれ前記ＭＯＳＦＥＴのゲート・ソースに接続し、前記
ノーマリークローズの電界効果トランジスタのゲート・
ソース間に抵抗を接続し、前記ノーマリークローズの電
界効果トランジスタのドレイン・ゲート間にホトダイオ
ードを多数個直列接続したホトダイオードアレイをドレ
イン側が高電位となるように接続し、前記のホトダイオ
ードアレイと発光ダイオードとを光学的に結合したこと
を特徴とする半導体リレー。 - 【請求項２】 前記デプレッションタイプのＭＯＳＦ
ＥＴに代えて、エンハンスメントタイプのＭＯＳＦＥＴ
を接続したことを特徴とする請求項１記載の半導体リレ
ー。 - 【請求項３】 前記２個のバイポーラトランジスタの
コレクタとエミッタの接続を逆にしたことを特徴とする
請求項１又は２に記載の半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005232A JPH05191245A (ja) | 1992-01-14 | 1992-01-14 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005232A JPH05191245A (ja) | 1992-01-14 | 1992-01-14 | 半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191245A true JPH05191245A (ja) | 1993-07-30 |
Family
ID=11605446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005232A Pending JPH05191245A (ja) | 1992-01-14 | 1992-01-14 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799432A (ja) * | 1993-09-27 | 1995-04-11 | Nec Corp | ソリッドステートリレー |
-
1992
- 1992-01-14 JP JP4005232A patent/JPH05191245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799432A (ja) * | 1993-09-27 | 1995-04-11 | Nec Corp | ソリッドステートリレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888504A (en) | Bidirectional MOSFET switching circuit with single gate bias | |
| JPS5947469B2 (ja) | 半導体デバイス | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| US3491251A (en) | Logic circuit having noise immunity capability which exceeds one-half the logic swing in both directions | |
| USRE35836E (en) | Solid state optically coupled electrical power switch | |
| US5027020A (en) | Zero voltage switching AC relay circuit | |
| JPH05191245A (ja) | 半導体リレー | |
| GB2229335A (en) | Solid state relay circuits | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| US3991329A (en) | Touch-operation switch | |
| JPS5849104B2 (ja) | 半導体スイツチ | |
| US4301382A (en) | I2L With PNPN injector | |
| US4571501A (en) | Electronic control circuit | |
| JPH07112150B2 (ja) | 光トリガースイッチング回路 | |
| US4277696A (en) | Semiconductor switch circuit | |
| JP3268991B2 (ja) | 光スイッチング素子 | |
| JP2932782B2 (ja) | 半導体リレー回路 | |
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| JPH06268498A (ja) | 光結合型半導体リレー | |
| JP3781851B2 (ja) | ソリッドステートリレー | |
| JPS59103425A (ja) | スイツチングデバイス | |
| JPH05343971A (ja) | 半導体リレー | |
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPH04349716A (ja) | 半導体リレー回路 | |
| JPH01208015A (ja) | 光結合形電界効果トランジスタスイッチ |