JPH01208978A

JPH01208978A - テレテキストデコーダを具えるテレビジョン受像機

Info

Publication number: JPH01208978A
Application number: JP1002969A
Authority: JP
Inventors: Gestel Henricus Antonius W Van; ヘンリカス・アントニウス・ウイルセルムス・ファン・ヘステル
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-01-11
Filing date: 1989-01-11
Publication date: 1989-08-22
Also published as: NL8800052A; US4912555A; EP0324515A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はテレビジョン信号用受像機、特にテレテキスト
伝送システムに用いるテレテキストデコーダを具える受
像機に関するものである。

（従来の技術） −Ｃに既知のようにテレテキスト伝送システムでは多数
のページを所定のサイクル順序で送信機から受信機に伝
送している。かかるページは複数のラインを具え、各ラ
インは複数の数字文字を具えている。これら文字の各々
には文字符号を割当て、文字符号の全部をビデオ信号の
伝送に用いられないテレビジョンラインで伝送するよう
にしている。これらテレビジョンラインは通常データラ
インと称されている。

今日、テレテキスト伝送システムは“ワールドシステム
　テレテキスト”　（ＷＳＴ　）として標準の既知の形
式のものに基づいている。この標準形式のものによれば
、各ページは２４ラインを有し、各ラインは４０文字を
有する。又、各データラインは特にｌライン数（２進形
状）と、このラインの４０文字の４０文文字量を具える
。

かかるテレテキスト伝送システムに用いる好適な受像機
はユーザが所定のページを選択してスクリーン上に表示
するテレテキストデコーダを具える。例えば、エレクト
ロニック　コンポーネンツアンド　アプリケーションズ
第６巻第１号、　１８８４年、第１５〜２９頁にジェイ
・アール・キングホーンが発表した論文“コンピュータ
ーコンドロールドテレテキスト°゛に記載されているよ
うに、テレテキストデコーダは、受信テレビジョン信号
を受けてこれを直列データ流に変換するビデオ入力回路
（ＶＩＰ　）を具える。次いでこの直列データ流をアク
イジシゴン回路に供給して、これによりユーザが必要と
するページを構成するに要するデータを選択する。各テ
レテキストラインの４０文文字量はページメモリに記憶
し、従ってこのページメモリは所定瞬時に所望ページの
文字符号の全部を具えるようになる。次いでこれら文字
符号は順次ライン毎に文字発生器に供給し、これによっ
て、信号が表示装置に供給される際文字が見え得るよう
になる出力信号を発生する。

表示を行うに当り、各文字は、スクリーン上に行毎に表
示するＩＩＩ、Ｘ１１１２個の画素のマトリックスとみ
なすことができる。各画素は、時間に対して測定した所
定の長さ、例えばｑｕＳを有する１ライン区分に対応す
る。１ページの各ラインは４０文字を具え、各文字はｍ
＋（ｌμｓの幅を有し、各ラインは４０ｍ＋　ｑｕＳの
長さを有する。実際上、この長さはほぼ３６〜４４μｓ
とするのが好適である。上記文献に記載されたテレテキ
ストデコーダではｍ１＝６の場合、１ラインの長さを４
０μｓ、１文字の幅を１μｓとしている。

文字発生器の中心部分はＩメモリで構成し、これを例え
ば各文字に対し１個、多数のサブメモリに細分割する。

従って各サブメモリは各々が１画素に相当するＩＪＸｍ
ｚ個のメモリ位置を具え、各メモリ位置の内容によって
、関連する画素がいわゆる前景カラーで表示するか又は
、いわゆる背景カラーで表示する必要があるか規定し得
るようにする。かかるメモリ位置の内容は文字画素符号
と称する。このメモリは文字符号及び行符号によって毎
回アドレス指定する。文字符号によってサブメモリを選
択し、行符号によって、内容を必要とするｍ、メモリ素
子の行を選択する。これがため、メモリによって、変換
回路に供給されるｍ１個の同時に発生する文字画素符号
の群を発生する。この変換回路は、通常バッファ回路を
具え、これによりｍ１個の同時に存在する文字画素符号
を一時的に記憶する。この変換回路は、表示クロックパ
ルス発生器から所定の速度で発生する表示クロックパル
スによって制御する。又、この変換回路は前記バッファ
回路に順次に表示クロックパルスの速度で記憶されるｍ
、個の文字画素符号を発生する。かくして得た直列文字
画素符号を表示制御回路に供給し、これにより各文字画
素符号を関連する画素のＲ，Ｇ及びＢ信号に変換し、こ
れらの信号を表示装置（例えば表示管）に供給する。

表示クロックパルスを直接発生する周波数ｆ。

によって画素の長さ、従って文字の幅を決めるようにす
る。上述した場合においてｍ、＝６及び文字の幅を１μ
ｓに選定すると、ｆａ＝６ＭＨｚとなる。

表示クロックパルスの速度を変化することによって表示
すべきページの１ラインの長さ（４０ｕｓ　）を変化す
るようになる。実際上例えば５％以下の僅かな偏位が許
容されるものである。表示クロックパルスを発生させる
ためには表示クロックパルス発生器に基準クロックパル
スを供給する。前記文献に記載されたデコーダ回路では
これら基準クロックパルスをもこの目的のために特に設
けられた発振器によって特に６ＭＩＩｚの速度で供給す
るようにしている。

（発明の開示）本発明の目的は、６ＭＩＩｚの発振器を別個に設けず、
テレビジョン受像機にすでに存在、するクロックパルス
を基準クロックパルスとして用いても、この基準クロッ
クパルスが、表示クロックパルスを発生する必要のある
速度の有理倍数の速度で発生しないようにしたテレテキ
ストデコーダ回路を提供せんとするにある。

本発明はテレビジョン信号を受けてこれを直列データ流
に変換するビデオ入力回路と、このビデオ入力回路によ
り供給される直列データ流を受けてこの直列データ流か
ら視聴者が所望とするテレテキストページに相当する部
分を選択するアクイジション回路と、文字発生器とを具
え、この文字発生器は、ユーザが所望とするテレテキス
トページを共に表わし、且つ各文字符号に応答し、各々
が文字の関連する画素を前景カラーで表示するか又は背
景カラーで表示するかを示すｍ５個の同時に発生する文
字画素符号のｍ２列を順次供給する文字符号によってア
ドレス指定されたメモリ媒体と、一連の基準クロックパ
ルス列を受けてこれから表示クロックパルスを取出す表
示クロックパルス発生回路と、ｍ１個の同時に発生する
文字画素符号及び表示クロックパルスの各列を受けて互
に表示クロックパルス速度で一連のｍ１個の文字画素符
号を供給する変換回路と、直列文字画素符号を受けてそ
の各々を表示すべき文字の関連する画素に対するＲ、Ｇ
及びＢ信号に変換する表示制御回路とを具えるテレビジ
ョン信号で送信される文字符号によって構成されるテレ
テキスト信号を復号するテレテキストデコーダを有する
テレビジョン信号受像機において、前記表示クロックパ
ルス発生回路によって、供給される基準クロックパルス
列を、Ｎ個の基準クロックパルス周期が表示すべき文字
の所望の幅に一致するように各々がＮ個の基準クロック
パルスの群に分割すると共に各群からｍ０個のクロック
パルスを選択して表示クロックパルスとして作用せしめ
、且つ前記変換回路によって一連のｍ５個の文字画素符
号の文字画素符号の序数に依存する周期中各文字画素符
号を供給せしめるようにしたことを特徴とする。

本発明によれば、１３．５Ｍ）Ｉｚのクロックパルス発
生器をビデオ信号のサンプリングに対して設けるように
したディジタルビデオ信号処理の分野に用いるテレテキ
ストデコーダ回路を提供することができる。従って、こ
のクロックパルス発生器から発生した１３．５ＭＨｚの
クロックパルスを基準クロックパルスとして用いる。ク
ロックパルス発生器によってこれら基準クロックパルス
を各々がＮ個のクロックパルス周期の群に分割する。１
文字はｍ。

個の画素の行を具えるため、クロックパルスができるだ
げ規則正しく分布されているこれらの群からｍ、個の基
準クロックパルスを選択する。かくして得た表示クロッ
クパルス間の相互距離は常時同一ではないため、文字を
表示する際順次の画素間に不所望なギャップが生ずるの
を防止する何等かの手段を講する必要がある。１画素の
長さは、変換回路が所定の文字画素符号を供給する周期
によって決まるため、この周期は一連のｍ、個の文字画
素符号中の文字画素符号の序数に依存するようになる。

（実施例）図面につき本発明を説明する。

ＴＶ　　　　の−　・な第１図はカラーテレビジョン受像機の一般的な構成を線
図的に示す。この受像機はアンテナ２に接続されたアン
テナ入力端子１を具え、アンテナ２に高周波数の搬送波
で変調されたテレビジョン信号を供給し、この信号を複
数の処理回路で処理する。特にこの信号を同調回路３（
チューナ又はチャンネルセレクタ）に供給する。この同
調回路３はバンド選択電圧Ｖ、を受信して受像機を周波
数バンドＶＨＦ１．　ＶＨＦ２．　Ｕ肝等の１つのバン
ド内の周波数に同調し得るようにする。又、この同調回
路は同調電圧ｖ７を受信してこれにより受像機を選択し
た周波数バンド内の所望の周波数に同調する。

この同調回路３によって周波数ｆ。５ｅの発振信号及び
中間周波ビデオ信号ＩＦを供給する。この中間周波ビデ
オ信号ＩＰを中間周波増幅兼復調回路４に供給してベー
スバンド合成ビデオ信号ＣＶＢＳを発生し得るようにす
る。この中間周波増幅兼復調回路４としてはフィリップ
ス　データ　ハンドブック、集積回路パート２のビデオ
素子用バイポーラＩＣに記載されているフィリップスＩ
ＣＴＤＡ２５４０を用いることができる。

このようにして得た信号ＣＶＢＳはカラーデコーダ回路
５にも供給する。このカラーデコーダ回路５によって３
原色信号Ｒ’　、Ｇ’及びＢ′を発生し、これら信号を
増幅回路６を経て、表示スクリーン８にブロードキャス
ト表示用の表示管の形態の表示装置７に供給する。カラ
ーデコーダ回路５では、カラー飽和、コントラスト及び
輝度が制御信号ＡＮＬによって制御される。又、このカ
ラーデコーダ回路５は追加の組の原色信号Ｒ，Ｇ及びＢ
並びにスイッチング信号ＢＬＫ　　（ブランキング）を
も受信し、スイッチング信号によって原色信号Ｒ’　、
Ｇ’及びＢ′の代りに追加の組の原色信号Ｒ，Ｇ及びＢ
を用い得るようにする。このカラーデコーダ回路５とし
ては上記フィリップス　データ　ハンドブック、集積回
路パート２のフィリップスＩＣ，ＴＤ＾３５６Ｘを用い
ることができる。

又、ビデオ信号ＣＶＢＳをテレテキストデコーダ回路９
にも供給する。このテレテキストデコーダ回路９はビデ
オ信号ＣＶＢＳを受けてこれを直列データ流に変換する
ビデオ入力回路９１を具える。この直列データ流をテレ
テキストアクイジション兼制御回路（ＴＡＣ回路）と称
される回路９２に供給する。

この回路９２によってこれに供給されるデータのうちの
視聴者が所望するテレテキストベージに相当する部分を
選択する。これらデータにより規定される文字符号は、
一般にページメモリと称されるメモリ９３に記憶すると
共にこのメモリから文字発生器９４に供給し、これによ
りスクリーン８の各画素に対するＲ、Ｇ及びＢ信号を発
生する。本例ではこの文字発生器９４もスイッチング信
号ＢＬＫを発生するものとする。図面に示すように、テ
レテキストアクイジション兼制御回路９２、ページメモ
リ９３及び文字発生器９４は制御回路９５によって制御
し、この制御回路９５は基準クロックパルス発振器１０
から周波数ｆ０の基準クロックパルスを受けるようにす
る。制御回路９５は、これを適宜構成して、これにより
基準クロックパルス発振器１０自体から供給される基準
クロックパルスに対して僅かにシフトされた位相の同様
の基準クロックパルスをその出力端子９５１から発生し
得るようにする。この出力端子９５１に発生する基準ク
ロックパルスをＴＲで示す。

ビデオ入力回路９１としてはフィリップスＩＣ５ＡＡ５
０３０を用い、テレテキストアクイジション兼制御回路
としてはフィリップスＩＣ５ＡＡ５０４０を用い、ペー
ジメモリとしてＬＫ８　ＲＡＭを用い、文字発生器９４
としてはフィリップスＩＣ５ＡＡ５０５０を用い、制御
回路９５としてはフィリップスＩＣ５ＡＡ５０２０の変
形素子を用いることができる。これらの変形素子を用い
るのは、１３．５ＭＨｚを用いるもにかかわらず、この
集積回路ＩＣは基本的には６ＭＩＩｚの速度で基準クロ
ックパルスを受けるように設計されているからである。

アクイジション兼制御回路９２はバスシステム１１にモ
接続する。又、このバスシステム１１にはマイクロコン
ピュータの形態の制御回路１２、インターフェース回路
１３及び不揮発性メモリ媒体１４をも接続する。このイ
ンターフェース回路１３によって、バンド選択電圧Ｖ、
′、同調電圧ＶＴおよび制御信号ＡＮＬを発生してこの
制御信号によりコントラスト、輝度及びカラー飽和のア
ナログ機能を制御し得るようにする。又、このインター
フェース回路は、同調回路３により供給される周波数ｆ
ｅｓｃの発振信号から分周比が２５６の分周器１５によ
って分周された周波数ｆ。ｓｃ′の発振信号を受ける。

これら同調回路３、分周器１５及びインターフェース回
路１３によって周波数シンセシス回路を構成する。この
インターフェース回路１３としては、フィリップスデー
タハンドブック、集積回路バー１３．１９８２年９月の
ラジオ、オーディオ及びビデオ装置のディジタルシステ
ム用集積回路ＩＣに記載され、ＣｒＴＡＣ（コンピュー
タインターフェース　フォーチューニング　アンド　ア
ナログ　コントロ°−ル）として既知のフィリップスＩ
ＣＳ／１１１３０３５を用いることができる。又、フィ
リップス社製のＭＡＢ　８４Ｘχをマイクロコンピュー
タとして用いることができる。

メモリ媒体１４は例えば複数の子め選定した送信局の同
調データ（又はプログラム）を記憶するために用いる。

かかる同調データをマイクロコンピュータ１２の制御に
よりインターフェース回路１３に供給する場合には、こ
の回路によって所定のバンド選択電圧Ｖｌ及び所定の同
調電圧Ｖ、を発生して受像機を所望の送信機に同調させ
るようにする。

このテレビジョン受像機の作動に当り、ハンドベルト装
置１６及び局部受信機１７を具える遠隔制御システムの
形態の操作システムを設ける。この局部受信機１７はそ
の出力側をマイクロコンピュータ１２の入力側（通常″
“インタラブド°゛入力）に接続する。局部受信機１７
は、上記フィリップス　データ　ハンドブック、集積回
路パート３に記載されているフィリップスＩＣＴＤ８２
０３３により構成することができ、ハンドベルト装置１
６により送信された赤外線信号を受信し得るようにする
。

ハンドベルト装置１６は、数０〜９により示される複数
の数字キー、カラー飽和キーＳＡＴ　、輝度キーＢＲＩ
　、音量キーＶＯＬ及びテレテキストキーＴＸＴを有す
る操作パネル１６１を具える。これらキーを送信回路１
６２に結合し、この送信回路としては上記データハンド
ブック集積回路パート３に記載されている例えばフィリ
ップスＩＣ５ＡＡ３００４を用いることができる。キー
を押圧すると、このキーにより特定された符号を送信回
路１６２により発生し、この符号を赤外線搬送波を介し
て局部受信機１７に供給し、この受信機で復調してマイ
クロコンピュータ１２に供給する。これがため、このマ
イクロコンピュータは作動命令を受けてバスシステム１
１を介してこれに接続されている回路の１つを作動可能
状態にする。この動作命令は単一命令とすることができ
る。即ち１つのキーのみを押圧した後に動作命令が完了
するものとすることができる。又、この動作命令を多重
命令とすることもできる。この場合には２つ以上のキー
を押圧するまで動作命令は完了しない。この状態は、例
えば受像機をテレテキストモードで作動させる際に発生
する。この場合数字キーを操作して例えば３つの数字キ
ーが押圧された際に操作命令を完了する。既知のように
この組合せは、所望のテレテキストベージのページ数に
依存する。

文字発生器前述したように、文字は各々がｍ１個の画素より成るｍ
２行を具えるマトリックスとする。各画素は所定の長さ
（時間的に測定して）、例えばｑμＳの１ライン区分に
相当する。かかるマトリックスを第２Ａ図に示す。この
場合ｍ１・６１ｍ２・１０とする。

特に、これはダミー文字のマトリックスである。

レターＡの文字を第２Ｂ図に示す。■テレテキストペー
ジの１ラインを構成する４０文字は何等の相互スペース
なく互いに連続する。従ってマトリックスの第６列は順
次のレター及び数字間の所望のスペースとする。

第３図は上記フィリップス　データ　ハンドブック、集
積回路、ブックＩ　Ｃ０２ａに記載され、文字の各画素
に対する１組のＲ，Ｇ及びＢ信号を発生する文字発生器
の一般的な構成を示す。この文字発生器はメモリ９３（
第１図参照）から文字符号を得るバッファ９４０を具え
る。これら文字符号によってメモリ媒体９４１のサブメ
モリをアドレス指定する。このサブメモリは各々が文字
画素符号を具える１×ｍ２メモリ素子によって構成する
。各ｍ、Ｘｍ２文字画素符号は文字の画素に相当し、且
つ、前述したように関連する画素をいわゆる前景カラー
で表示する必要があるか又は背景カラーで表示する必要
があるかをこの符号によって規定し得るようにする。か
かる文字画素符号は論理値“０”又は“１”を有する。

論理値“０”は、関連する画素を背景カラー（例えば白
色）で表示する必要があることを示す。又、論理値“１
＃は関連する画素を前景カラー（例えば黒色又は青色）
で表示する必要があることを示す。これに関連し、第２
Ｂ図に示す文字のサブメモリの内容を第２Ｃ図に示す。

アドレス指定されたサブメモリは、文字行信号ＬＯＳＩ
Ｅの制御によって行毎に読出す。特に、第１行の全部は
テレテキストラインの４０文字のサブメモリの読出しで
行い、次いで第２行の全部を読出し、その後第３行の全
部を読出し、かかる読出しは、第１０行の全部が最終的
に読出されるまで行う。

１行中の６つの文字素子符号を以下ＣＨ（１）、　ＣＩ
（２）、−−−ＣＩ（６）と称する。これら符号はメモ
リ媒体９４１によって並列に取出して、並列−直列変換
器として作動する変換回路９４２に供給する。この変換
回路９４２は６つの文字画素符号のほかに、表示クロッ
クパルスＤＣＬを受けてこれら６つの文字画素符号を１
つ宛表示クロックパルスの速度で表示制御回路９４３に
供給し、この表示制御回路によって各文字画素符号を１
組のＲ，Ｇ、Ｂ信号に変換する。

表示クロックパルスＤＣＬ及び文字行信号ＬＯＳＥを既
知のように信号発生回路９４４（フィリップス　データ
　ハンドブック、集積回路ブックＩＣ０２ａ、第３９１
頁参照）によって発生する。この信号発生回路は制御回
路９５（第１図参照）から速度ｆ０の基準クロックパル
スＴＲを受ける。上記データ　ハンドブック、第３９１
頁に記載された文字発生器ではｆｏを６　Ｍｌｌｚとし
、従って表示クロックパルスＤＣＬは同一速度で発生す
る。これがため、変換回路によって６ＭＨｚの速度で個
別の文字画素符号を発生する。従ってＡ及びＢに示す画
素は各々が１７６μｓの長さを有し、１文字の幅は１μ
ｓとなる。

基準クロックパルスの速度が増大すると、表示クロック
パルスの速度も増大するが文字の幅は減少する。基準ク
ロックパルスの速度が６　Ｍ　ＩＩ　ｚの整数倍である
場合には、上述した文字発生器は文字幅を変化しないで
、何等の変更を行うことな（用いることができる。この
場合には整数分周比の分周回路によって基準クロックパ
ルスから所望の表示クロックパルスを取出すことができ
る。しかし、ｆｏが６ＭＨｚの有理倍数でない場合、例
えばｆｏ・１３．５　ＭＨｚで、各文字の幅をほぼ１μ
ｓとする必要がある場合には構成が複雑となる。第３図
に示す文字発生器に使用するに好適であり、且つ上述し
た複雑さのない２つの信号発生回路及び複数の変換回路
を以下に説明する。

第４図は信号発生回路９４４及び変換回路９４２の１例
を示す。基準クロックパルスＴＲは１３．５　Ｍｌｌｚ
の速度で発生するものとする。これら基準クロックパル
スから所望の表示クロックパルスを取出すために、信号
発生回路９４４は第５Ａ図に示すＩ３．５Ｍｔｌｚの基
準クロックパルスＴＲを受けるモジュロＮ計数回路９４
４Ｉを具える。このＩＮを適宜選定して基準クロックパ
ルスのＮクロックパルス周期が例えば１μｓの所望の文
字幅にほぼ一致し得るようにする。従ってＮ＝１４とす
ると、文字幅は１．０４μＳとなる。

２つの出力ライン９４４３及び９４４４を有する符号化
回路）Ｍ９４４２をこのモジュロＮ計数回路９４４１に
接続する。この符号化回路ｍ９４４２は、１４個の基準
クロックパルス群内の第１．第３．第６．第８．第１１
及び第１３番目の基準クロックパルスに応答してその都
度１個の表示クロックパルスを発生する。特に、１群の
第１基準クロツクパルスに応答してその都度得られる表
示クロックパルスを出力ライン９４４３に供給し、他の
表示クロックパルスを出力ライン９４４４に供給する。

これがため、第５Ｂ及び６図に示すパルス列がこれら出
力ライン９４４３及び９４４４に夫々発生する。

変換回路９４２は、各々がメモリ媒体９４１（第３図参
照）により供給される文字画素符号ＣＨ（、”）を記憶
するに好適な６個のシストレジスタ素子を具えるシフト
レジスタ回路９４２０によって構成する。

このシフトレジスタ回路９４２０にはロードパルス入力
端子９４２１及びシフトパルス入力端子９４２２を設け
る。ロードパルス入力端子９４２１を符号化回路網９４
４２の出力ライン９４４３に接続して第５図Ｂに示す表
示クロックパルスを受けるようにする。シフトパルス入
力端子９４２２を符号化回路網９４４２の出力ライン９
４４４に接続して第５図Ｃに示す表示クロックパルスを
受けるようにする。

この変換回路は次に示すように作動する。１つの表示ク
ロックパルスがロードパルス入力端子９４２１に発生す
る場合は６つの文字画素符号ＣＩ（、）をシフトレジス
タ回路９４２０にロードする。これがため第１文字画素
置号Ｃ３（１）が出力側に直ちに得られるらうになる。

シフトレジスタ素子の内容をシフトパルス入力端子９４
２２の各表示クロックパルスによって出力側に１位置シ
フトさせるようにする。

表示クロックパルスは相互に等しくない距離で発生する
ため、文字画素符号がシフトレジスタ回路の出力側に得
られる時間間隔は、１つの文字画素符号に対するものが
他の文字画素符号に対する場合よりも長くなる。これを
第５図りに示す。特にこの波形は各文字画素符号ＣＩ＋
（、）に対して示し、この基準クロックパルス周期中シ
フトレジスタ回路の出力側に符号が得られるようになる
。これがため、表示時に文字を構成する画素の長さが第
２Ｄ及びＥ図に示すように等しくならなくなる。

同様の文字表示は、変換回路９４２及びパルス発生回路
９４４を第６図に示すように構成することによっても行
うことができる。本例でもパルス発生回路９４４は、第
７図Ａに示す１３．５　ＭＨｚの基準クロックパルスＴ
Ｒを受けるモジュロＮ計数回路９４４１（Ｎ・１４）を
具える。又、符号化回路１４９４４５をこの計数回路に
接続し、従ってこの回路網は６本の出力ライン９４４６
（、”）を具える。本例でもこの符号化回路ｆＭ　９４
４５によって、１４個の基準クロックパルスより成る１
群中の第１．第３．第６．第８．第１１及び第１３基準
クロツクパルスに応答してその都度１個の表示クロック
パルスを発生し、これら表示クロックパルスを各出力ラ
イン９４４６（１）、−−−−，９４４６（６）に供給
する。これがため、これらの出力側に第７図Ｂ、　Ｃ，
Ｄ、　　Ｅ、　Ｆ及びＧに示すパルス列を発生する。

変換回路９４２には各々が文字画素符号ＣＩ（、）を記
憶する６個のラッチ回路９４２３（、”）を設ける。こ
れらラッチ回路の出力側を各ＡＮＤゲート回路９４２４
（、）の入力側に接続する。これらＡＮＤゲート回路の
出力側をＯＲゲート回路９４２５の入力側に接続する。

へＮＤゲート回路９４２４（、）は制御信号５（１）〜
５（６）によって夫々制御し、これら制御信号は、第７
図にも示すように符号化回路ｍ９４４５の出力ライン９
４４６（、）に発生する表示クロックパルスからパルス
伸張回路９４２６によって取出す。かかる制御信号５（
ｉ）によって文字画素符号ＣＨ（ｉ）がＯＲゲート回路
９４２５の出力側に存在する長さ、従って表示スクリー
ン上の文字の種々の画素の長さを決めるようにする。

第６図に示すようにパルス伸張回路９４２６は複数のＪ
Ｋフリップフロップ９４２６（、）　　によって構成し
、これらフリップフロップを図面に示すように符号化回
路Ｈ４９４４５の出力ラインに接続する。このパルス伸
張回路９４２６の機能を符号化回路網９４４５内に設け
ることもできる。この場合にはこの機能を他の手段で達
成することができる。

変換回路９４２及びパルス発生回路９４４の上述した例
において、文字発生器によって表示スクリーン上に画素
を正しく連続して発生させるようにする。これは、１つ
の画素が前の画素の終る直後に開始することを示す。こ
れがため丸味を帯びた傾斜形状が不明瞭となる。これが
ため、かかる形状の丸味付けを共通に行うことができる
。この丸味付けは、２つの連結する画素の１部分を互に
重ね合せることにより、第４及び６図に示す変換回路に
よって達成することができる。これは、第４図に示す変
換回路において丸味付は回路９４２７によって達成し、
この丸味付は回路はシフトレジスタ回路９４２０の出力
側に生ずる文字画素符号を受ける。

この丸味付は回路９４２７はＯＲゲート９４２７（１）
及びＤフリップフロップ９４２７　（２）を具える。こ
のフリップフロップのＴ入力端子は第５図已に示すクロ
ックパルスを受ける。これらクロックパルスは遅延回路
９４２７　（３）によって基準クロックパルスＴＲから
取出す。この遅延回路は遅延時間ｔ０を有し、この時間
としては、基準クロックパルスの１クロックパルス周期
の１７２に相当する第５図已に示す時間波形の値を選択
する。シフトレジスタ回路９４２０により供給される文
字画素符号は直接、又はＤフリップフロップ９４２７　
（２）を経てＯＲゲートに供給し、これにより６個の文
字画素符号Ｃ１１（、）を第５図Ｆに示す時間間隔で発
生し得るようにする。レターＡの文字を表示するかかる
手段の結果を第２Ｆ図に示す。

同様の丸味付は効果は、丸味付は回路を設けることによ
り第６図に示す変換回路によって達成することができる
。これを第８図に示す。第８図において、第６図に示す
ものと同一素子には同一符号を付して示す。第８図に示
す変換回路９４２は第６図に示す変換回路と次の点にお
いて相違する。

即ち丸味付は回路９４２８をパルス伸張回路９４２６及
びＡＮＤゲート回路９４２４（、）間に介挿する。特に
この丸味付は回路は第４図に示す丸味付は回路９４２７
の変形であり、６個のＤフリップフロップ９４２８（、
）及び６個のＯＲゲート９４２９　（、、）によって構
成する。

これらＯＲゲートは各制御信号５（１）〜５（６）を直
接又はＤフリップフロップを経て受ける。この場合にも
、これらＤフリップフロップのＴ入力端子は遅延回路９
４２１０によって基準クロックパルス周期の１７２に亘
って遅延した基準クロックパルスを受ける。これがため
、この丸味付は回路によって第７図に示す制御信号Ｓ’
　（、）を発生する。

【図面の簡単な説明】

第１図はテレテキストデコーダ回路を有するテレビジョ
ン受像機の一般的な構成を示すブロック回路図、第２図は文字を構成する画素の種々のマトリックスを示
す説明図、第３図は文字発生器の一般的な構成を示すブロック回路
図、第４図は第３図の文字発生器に用いる変換回路及びパル
ス発注器の１例を示すブロック回路図、第５図は同じく
その作動説明用波形図、第６図は第３図の文字発生器に
用いる変換回路及びパルス発生回路の他の例を示すブロ
ック回路図、第７図は同じくその作動説明用波形図、第８図は第６図
の変換回路を文字の丸味付けに適用した変形例を示すブ
ロック回路図である。１・・・アンテナ入力端子２・・・アンテナ３・・・同調回路４・・・中間周波増幅兼復調回路５・・・カラーデコーダ回路６・・・増幅回路７・・・表示装置８・・・表示スクリーン９・・・テレテキストデコーダ回路１０・・・基準クロックパルス発振器１１・・・バスシステム１２・・・制御回路（マイクロコンピュータ）１３・・
・インターフェース回路１４・・・不揮発性メモリ媒体１５・・・分周器１６・・・ハンドヘルド装置１７・・・局部受信機ＦＩ６２Ａ　　　　　　　　Ｆｌｙ）２８　　　　　　
　ＦＩＧ、２０ＦＩ６２ＯＦＩＧ、２ＥＡ　　　　　ＴＲ日Ｉ　　Ｃ）＋＋６１

Claims

【特許請求の範囲】１、テレビジョン信号を受けてこれを直列データ流に変
換するビデオ入力回路と、このビデオ入力回路により供
給される直列データ流を受けてこの直列データ流から視
聴者が所望とするテレテキストページに相当する部分を
選択するアクイジション回路と、文字発生器とを具え、
この文字発生器は、ユーザが所望とするテレテキストペ
ージを共に表わし、且つ各文字符号に応答し、各々が文
字の関連する画素を前景カラーで表示するか又は背景カ
ラーで表示するかを示すｍ＿１個の同時に発生する文字
画素符号のｍ＿２列を順次供給する文字符号によってア
ドレス指定されたメモリ媒体と、一連の基準クロックパ
ルス列を受けてこれから表示クロックパルスを取出す表
示クロックパルス発生回路と、ｍ＿１個の同時に発生す
る文字画素符号及び表示クロックパルスの各列を受けて
互に表示クロックパルス速度で一連のｍ＿１個の文字画
素符号を供給する変換回路と、直列文字画素符号を受け
てその各々を表示すべき文字の関連する画素に対するＲ
、Ｇ及びＢ信号に変換する表示制御回路とを具えるテレ
ビジョン信号で送信される文字符号によって構成される
テレテキスト信号を復号するテレテキストデコーダを有
するテレビジョン信号受像機において、前記表示クロッ
クパルス発生回路によって、供給される基準クロックパ
ルス列を、Ｎ個の基準クロックパルス周期が表示すべき
文字の所望の幅に一致するように各々がＮ個の基準クロ
ックパルスの群に分割すると共に各群からｍ＿１個のク
ロックパルスを選択して表示クロックパルスとして作用
せしめ、且つ前記変換回路によって一連のｍ＿１個の文
字画素符号の文字画素符号の序数に依存する周期中各文
字画素符号を供給せしめるようにしたことを特徴とする
テレテキストデコーダを具えるテレビジョン受像機。２、ユーザが所望とするテレテキストページを共に表わ
し、且つ各文字符号に応答し、各々が文字の関連する画
素を前景カラーで表示するか又は背景カラーで表示する
かを示すｍ＿１個の同時に発生する文字画素符号のｍ＿
２列を順次供給する文字符号によってアドレス指定され
たメモリ媒体と、一連の基準クロックパルス列を受けて
これから表示クロックパルスを取出す表示クロックパル
ス発生回路と、ｍ＿１個の同時に発生する文字画素符号
及び表示クロックパルスの各列を受けて互に表示クロッ
クパルス速度で一連のｍ＿１個の文字画素符号を供給す
る変換回路と、直列文字画素符号を受けてその各々を表
示すべき文字の関連する画素に対するＲ、Ｇ及びＢ信号
に変換する表示制御回路とを具える請求項１に記載のテ
レテキストデコーダを有するテレビジョン受像機に用い
る文字発生器において、前記表示クロックパルス発生回
路によって、供給される基準クロックパルス列を、Ｎ個
の基準クロックパルス周期が表示すべき文字の所望の幅
に一致するように各々がＮ個の基準クロックパルスの群
に分割すると共に各群からｍ＿１個のクロックパルスを
選択して表示クロックパルスとして作用せしめ、且つ前
記変換回路によって一連のｍ＿１個の文字画素符号の文
字画素符号の序数に依存する周期中各文字画素符号を供
給せしめるようにしたことを特徴とする文字発生器。