JPH0120916B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は半導体記憶素子に模様データを記憶
し、このデータを順次読出して模様を縫製させ電
子ミシンの縫目模様指令回路に関するものであ
る。

従来この種の回路として第１図に示すものがあ
つた。図において１は８ビツトのマイクロコンピ
ユータ、２は模様データを記憶している半導体記
憶素子で、取替え可能なように成されている。３
は16ビツトで構成され、半導体記憶素子２のデー
タ記憶場所を特定するためのアドレス線、４は８
ビツトで構成され、前記アドレス線で特定された
記憶場所に記憶されているデータを出力するため
のデータ線である。

次に動作について説明する。マイクロコンピユ
ータ１がデータを読取るサイクルのときA₀から
A₁₅のアドレス線は最初0000 0000 0000 0000と
なつて半導体記憶素子２の先頭番地がアドレスさ
れ、この番地に記憶されているデータがD₀〜D₇
のデータ線に出力されマイクロコンピユータ２に
読取られる。以下アドレス線に順次アドレス信号
が出力され、このアドレス信号でアドレスされた
番地に記憶されているデータがD₀〜D₇のデータ
線に出力されてマイクロコンピユータ２に読取ら
れる。

この様にして半導体記憶素子２に記憶されてい
た。例えば、縫製のための模様データをマイクロ
コンピユータ２が読取ることができる。

半導体記憶素子２は取替え可能な構造になつて
いて、異なつた模様データを縫製のためには、そ
の模様データを記憶した半導体記憶素子を選択す
ればよい。

従来の電子ミシンの模様データの記憶とデータ
の読取り回路は以上説明したように構成されてい
て、種々の模様データに対応するため半導体記憶
素子２の取替えにより行つている。しかしながら
現在半導体記憶素子には多くの種類があり、今後
とも、記憶容量の大きなものや価格の安いものが
開発されるすう勢にあるにもかかわらず、前述の
従来の回路では現在入手できる１種類の半導体記
憶素子しか利用できない欠点があつた。

この発明は上記のような従来ものの欠点を除去
するためになされたもので、模様データを記憶し
ている半導体記憶素子の所定の番地にこの半導体
記憶素子の種類を判別するためのキーワードを記
憶させておき、模様データを読取る前にこのキー
ワードを判別して半導体記憶素子の種類を判別
し、そしてこの種類に適した論理接続を行つた
後、記憶されている模様データを読取るように構
成することにより、異なつた種類の半導体記憶素
子に記憶された模様データを自動的に判別し正し
い模様データを読出すことのできる回路を提供す
ることを目的としている。

以下、この発明の一実施例を図について説明す
る。第２図において１〜４は第１図と同じ或いは
相当部分を示す。２１は半導体記憶素子２の種類
に応じてアドレス信号の接続替えを行う論理回
路、２２は論理回路２１の接続替えを行うための
切替え信号線、２３は接続替えを行われた後のア
ドレス線を示す。

第３図はこの発明の具体的な他の実施例を示す
もので３１はφR素子、３２は切替信号線、３３
は切替えが行なわれた後のアドレス線である。

次に動作について第２図にもとづき説明する。
半導体記憶素子２はその先頭番地に種別を判定す
るためのキーワードが記憶されている。今第１の
種類の記憶素子にはAA、第２の種類の記憶素子
にはBBと云うキーワードが記憶されているとす
る。マイクロコンピユータ１は端子C₀〜C₂に第
１の種類の半導体記憶素子２をアドレスするため
の切替信号を出力し論理回路２１に与える。論理
回路２１は切替信号に従つてアドレス線３を接続
替えし、アドレス線２３に第１の種類の半導体記
憶素子２を正しくアドレスする状態とする。次に
マイクロコンピユータ１から先頭アドレス0000
0000 0000 0000番地をアドレスする。このときデ
ータ線D₀〜D₇にキーワードAAが出力されれば半
導体記憶素子２は第１の種類の記憶素子であり、
このまま引続き模様データを読出すことができ
る。

このとき半導体記憶素子２に第２の種類の記憶
素子がセツトされていたならばデータ線D₀〜D₇
にはキーワードAAが出力されることはなく、し
かもキーワードBBが出力されることもない、な
ぜならば論理回路２１は第１の種類の記憶素子を
アドレスするための接続となつているため、第２
の種類の記憶素子を正しくアドレスできないから
である。即ち第１の種類の記憶素子をアドレスす
るために接続替えした論理回路２１によつてデー
タ線D₀〜D₇にAAが出力されれば、そのまま模様
データの読取りを実行し、AAが出力されなけれ
ばマイクロコンピユータ１は端子C₀〜C₂に第２
の種類の半導体記憶素子２をアドレスするための
切替信号を出力して論理回路２１に与え、アドレ
ス線２３に第２の種類の記憶素子が正しくアドレ
スされるためのアドレス信号を出力する。そして
前述と同様マイクロコンピユータ１から先頭アド
レス0000 0000 0000 0000番地をアドレスすると
データ線D₀〜D₇にはキーワードBBが出力され、
半導体記憶素子２に第２の種類の記憶素子がセツ
トされたことを判別することができる。

第３図は更に具体的な他の実施例であり、半導
体記憶素子２として現在一般に用いられている米
国インテル社の記憶素子i2716とi2732を使用した
場合について説明する。

i2716は2KBの記憶容量を持ちアドレス線はA₀
〜A₁₀までが有効でありA11は＋5V即ち論理
“Ｈ”に固定する必要がある。又i2732は4KBの記
憶容量を持ちアドレス線はA₀〜A₁₁までが有効で
ある。

今i2716の０番地にはAAを記憶させ、i2732の
０番地にはBBを記憶させておく。今マイクロコ
ンピユータ１から端子C₀に論理“Ｈ”の信号を
切替信号線３２を通してφR素子３１に供給する
とアドレス線３３のA11は常時“Ｈ”となり
i2716をアドレスする状態となる。

このときマイクロコンピユータ１からアドレス
線３３に0000 000000を出力すると半導体記憶素
子２の先頭アドレスがセツトされ、ここにi2716
がセツトされていればデータ線D₀〜D₇にAAが出
力されマイクロコンピユータ１はi2716がセツト
されていると判断して引続き模様データをアドレ
スする。しかしAAが出力されなかつたときマイ
クロコンピユータ１は端子C₀に論理“Ｌ”を出
力しφR素子３１の出力を常時“Ｈ”の状態から
入力端子２の状態に従つて出力３が変化する状
態、即ち半導体記憶素子２にi2732がセツトされ
たときにアドレスできる状態にする。この状態で
マイクロコンピユータ１からアドレス線３３に
0000 0000 000を出力し、データ線D₀〜D₇にBB
の出力データを読取つて半導体記憶素子２に
i2732がセツトされていることを判断することが
できる。

以上のように、この発明によればどの種類の半
導体記憶素子が装置にセツトされたかを自動的に
判別するように構成されているので、現在市販さ
れているいずれの半導体記憶素子を使用すること
もできる。

また、将来開発される素子も使用可能であり、
極めてフレキシビリテイの高い装置を得ることが
できる。

さらに、実施例に見る毎く簡便な回路構成で実
現できることにより安価で信頼性の高い回路を得
られる効果がある。

【図面の簡単な説明】

第１図は従来例を示す回路構成図、第２図はこ
の発明の一実施例を示す回路構成図、第３図はこ
の発明の具体的な他の実施例を示す回路構成図で
ある。なお図中１はマイクロコンピユータ、２は
半導体記憶素子、３はアドレス線、４はデータ
線、２１は論理回路、２２は切替え信号線、２３
は切替後のアドレス線、３１はφR素子、３２は
切替信号線、３３は切替後のアドレス線である。

Claims (1)

【特許請求の範囲】
1. １ 縫目模様データと種類識別データとの記憶部
   を有し取替え可能な記憶素子、この記憶素子から
   まず種類識別データを読取り次いで縫目模様デー
   タを読取る手段、この手段から出される上記種類
   識別データに対応した信号により記憶素子の種類
   を判別してその記憶素子に適合した論理接続を行
   わせる手段とを備えて成る電子ミシン縫目模様指
   令回路。