JPS5934293A - 電子ミシンの縫目模様指令回路 - Google Patents
電子ミシンの縫目模様指令回路Info
- Publication number
- JPS5934293A JPS5934293A JP14420382A JP14420382A JPS5934293A JP S5934293 A JPS5934293 A JP S5934293A JP 14420382 A JP14420382 A JP 14420382A JP 14420382 A JP14420382 A JP 14420382A JP S5934293 A JPS5934293 A JP S5934293A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory element
- semiconductor memory
- data
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Sewing Machines And Sewing (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体記憶素子に模様データを記憶し、この
データケ順次読出して模様を縫製させ電子ミシンの縫目
模様指令回路に関するものである。
データケ順次読出して模様を縫製させ電子ミシンの縫目
模様指令回路に関するものである。
従来この種の回路として第１図に示すものがあった。図
において（１）は８ビツトのマイクロコンピュータ、（
２；は模様データを記憶している半導体記憶素子で、取
替え可能なように成されている。（３）は１６ビツトで
構成され、半導体記憶素子（２；のデータ記憶場所を特
定するためのアドレス線、 ＋４１は８ビツトで構成さ
れ、前記アドレス線で特定された記憶場所に記憶されて
いるデータケ出力するためのデータ線である。
において（１）は８ビツトのマイクロコンピュータ、（
２；は模様データを記憶している半導体記憶素子で、取
替え可能なように成されている。（３）は１６ビツトで
構成され、半導体記憶素子（２；のデータ記憶場所を特
定するためのアドレス線、 ＋４１は８ビツトで構成さ
れ、前記アドレス線で特定された記憶場所に記憶されて
いるデータケ出力するためのデータ線である。
次に動作について説明する。マイクロコンピュータ（１
）がデータを読取るサイクルのときＡｏからＡ１５のア
ドレス線は最初００００００００００００００００とな
って半導体記憶素子（２）の先頭番地かアドレスされ、
この番地に記憶されているデータがＤ【】〜Ｄ７ のデ
ータ線に出力されマイクロコンピュータ（２；に読取ら
れる。以下アドレス線に順汲−７ドレス信号が出力され
、このアドレスは号でブトレスされた番地に記憶されて
いるデータがＤＱ−Ｄ７のデータ線に出力されてマイク
ロコンピュータ（２：に読取られる。
）がデータを読取るサイクルのときＡｏからＡ１５のア
ドレス線は最初００００００００００００００００とな
って半導体記憶素子（２）の先頭番地かアドレスされ、
この番地に記憶されているデータがＤ【】〜Ｄ７ のデ
ータ線に出力されマイクロコンピュータ（２；に読取ら
れる。以下アドレス線に順汲−７ドレス信号が出力され
、このアドレスは号でブトレスされた番地に記憶されて
いるデータがＤＱ−Ｄ７のデータ線に出力されてマイク
ロコンピュータ（２：に読取られる。
この様にして半導体記憶素子（２）に記憶されていた。
例えば、縫製のための模様データ’ｘ ＝ｒ−（クロコ
ンピユータ（２）が読取ることかできる。
ンピユータ（２）が読取ることかできる。
半導体記憶素子（２）は取替え可能な構造になっていて
、異なった模様データ暑縫製のためには、その模様デー
タを記憶した半導体記憶素子を選択すればよい、 従来の電子ミシンの模様データの記憶とデータの読取り
回路は以上説明したように構成されていて２種々の模様
データに対応するため半導体記憶素子（２）の取替えに
より行っている。しかしながら現在半導体記憶素子には
多（の種類があり、今後とも、記憶容量の大きなものや
価格の安いものが開発されるすう勢にあるにもかかわら
ず、前述の従来の回路では現在入手できる１種類の半導
体記憶素子しか利用できない欠点がありだ。
、異なった模様データ暑縫製のためには、その模様デー
タを記憶した半導体記憶素子を選択すればよい、 従来の電子ミシンの模様データの記憶とデータの読取り
回路は以上説明したように構成されていて２種々の模様
データに対応するため半導体記憶素子（２）の取替えに
より行っている。しかしながら現在半導体記憶素子には
多（の種類があり、今後とも、記憶容量の大きなものや
価格の安いものが開発されるすう勢にあるにもかかわら
ず、前述の従来の回路では現在入手できる１種類の半導
体記憶素子しか利用できない欠点がありだ。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、模様データを記憶している半導体
記憶素子の所定の番地にこの半導体記憶素子の種類を判
別するためのキーワードタ記憶させておき、模様データ
を読取る前にこのキーワードを判別して半導体記憶素子
の種類を判別し、そしてこの種類に適した論理接続を行
った後。
めになされたもので、模様データを記憶している半導体
記憶素子の所定の番地にこの半導体記憶素子の種類を判
別するためのキーワードタ記憶させておき、模様データ
を読取る前にこのキーワードを判別して半導体記憶素子
の種類を判別し、そしてこの種類に適した論理接続を行
った後。
記憶されている模様データを読取るように構成すること
により、異なった種類の半導体記憶素子に記憶された模
様データを自動的に判別し正しい模様データを読出すこ
とのできる回路ケ提供することを目的としている。
により、異なった種類の半導体記憶素子に記憶された模
様データを自動的に判別し正しい模様データを読出すこ
とのできる回路ケ提供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図において（１）〜（４）は第１図と同じ或いは相当部
分を示す。Ｑυは半導体記憶素子（２）の種類に応じて
アドレス信号の接続替えを行う論理回路。
図において（１）〜（４）は第１図と同じ或いは相当部
分を示す。Ｑυは半導体記憶素子（２）の種類に応じて
アドレス信号の接続替えを行う論理回路。
＠は論理回路ｅ２１）の接続替えを行うための切替え信
号線、＠は接続替えケ行われた後のアドレス線を示す。
号線、＠は接続替えケ行われた後のアドレス線を示す。
第３図はこの発明の具体的な他の実施例を示すもので（
３１）はｉＲ素子、 （３２）は切替信号線、（晃）
は切替えが行なわれた後のアドレス線である。
３１）はｉＲ素子、 （３２）は切替信号線、（晃）
は切替えが行なわれた後のアドレス線である。
次に動作について第２図にもとすき説明する。
半導体記憶素子（２）はその先頭番地に種別ケ判定する
ためのキーワードが記憶されている。今第１の種類の記
憶素子にはＡＡ、第２の種類の記憶素子にはＢ）３と云
うキーワードが記憶されているとする一マイクロコンピ
ュータ（１）は端子（！１−０２に第１の種類の半導体
記憶素子（２）をアドレスするための切替信号を出力し
論理回路Ｑυに与える。論理回路ＱＤは切替信号に従っ
てアドレス線（３）ヲ接続替えし、アドレス線（ハ）に
第１の種類の半導体記憶素子（２）ヲ正しくアドレスす
る状態とする。次にマイクロコンピュータ（１１から先
頭アドレスｏｏｏｏ ｏｏｏ。
ためのキーワードが記憶されている。今第１の種類の記
憶素子にはＡＡ、第２の種類の記憶素子にはＢ）３と云
うキーワードが記憶されているとする一マイクロコンピ
ュータ（１）は端子（！１−０２に第１の種類の半導体
記憶素子（２）をアドレスするための切替信号を出力し
論理回路Ｑυに与える。論理回路ＱＤは切替信号に従っ
てアドレス線（３）ヲ接続替えし、アドレス線（ハ）に
第１の種類の半導体記憶素子（２）ヲ正しくアドレスす
る状態とする。次にマイクロコンピュータ（１１から先
頭アドレスｏｏｏｏ ｏｏｏ。
ｏｏｏｏ ｏｏｏｏ番地をアドレスする。このときデー
タ線ＤＱ−Ｄ７にキーワードＡＡが出力されれば半導体
記憶素子（２）は第１の種類の記憶素子であり。
タ線ＤＱ−Ｄ７にキーワードＡＡが出力されれば半導体
記憶素子（２）は第１の種類の記憶素子であり。
このまま引続き模様データを読出すことができる。
このとき半導体記憶素子（２）に第２の種類の記憶素子
がセットされていたならばデータ線ＤＯ〜Ｄ７にはキー
ワードＡＡが出力されることはなり、シかもキーワード
ＢＢが出力さり、ることもない、なぜならば論理回路Ｑ
υは第１の種類の記憶素子をアドレスするだめの接続と
なっているため、第２の種類の記憶素子を正しくアドレ
スできないからである。即ち第１の種類の記憶素子をア
ドレスするために接続替えした論理回路（２１１によっ
てデータ線ＤＱ−Ｄ７にＡＡが出力されれば、そのまま
模様データの読取り夕実行し、 ＡＡが出力されなけ
ればマイクロコンピュータ（１１は端子Ｑ ｏ〜（！２
に第２ （７，）種類の半導体記憶素子（２：をアドレ
スするだめの切替信号を出力して論理回路（２１）に株
え、アドレス線（ハ）に第２の種類の記憶素子が正しく
アドレスされるためのアドレス信号ン出力する。そして
前述と同様マイクロコンピュータ（１）から先頭アドレ
スｏｏｏｏ ｏｏｏｏ ｏｏｏｏ ｏｏｏｏ番地をアド
レス１−るとデータ線Ｄｏ〜１）７にはキーワードＢＢ
が出力され。
がセットされていたならばデータ線ＤＯ〜Ｄ７にはキー
ワードＡＡが出力されることはなり、シかもキーワード
ＢＢが出力さり、ることもない、なぜならば論理回路Ｑ
υは第１の種類の記憶素子をアドレスするだめの接続と
なっているため、第２の種類の記憶素子を正しくアドレ
スできないからである。即ち第１の種類の記憶素子をア
ドレスするために接続替えした論理回路（２１１によっ
てデータ線ＤＱ−Ｄ７にＡＡが出力されれば、そのまま
模様データの読取り夕実行し、 ＡＡが出力されなけ
ればマイクロコンピュータ（１１は端子Ｑ ｏ〜（！２
に第２ （７，）種類の半導体記憶素子（２：をアドレ
スするだめの切替信号を出力して論理回路（２１）に株
え、アドレス線（ハ）に第２の種類の記憶素子が正しく
アドレスされるためのアドレス信号ン出力する。そして
前述と同様マイクロコンピュータ（１）から先頭アドレ
スｏｏｏｏ ｏｏｏｏ ｏｏｏｏ ｏｏｏｏ番地をアド
レス１−るとデータ線Ｄｏ〜１）７にはキーワードＢＢ
が出力され。
半導体記憶素子（２；圧第２の種類の記憶素子がセット
されたことを判別することかできる。
されたことを判別することかできる。
第３図は更に具体的な他の実施例であり、半導体記憶素
子（２）として現在一般に用いられている米国インテル
社の記憶素子１２γ１６と］２１３２馨使用した場合に
ついて説明する。
子（２）として現在一般に用いられている米国インテル
社の記憶素子１２γ１６と］２１３２馨使用した場合に
ついて説明する。
１２１１６は２ＫＢ の記憶容量７持ちアドレス線は
ＡＯ−ＡｉＯまでが有効でありＡｌｌは＋５ｖ即ち論理
“Ｈ”に固定する必要がある。又１２７３２は４ＫＢ
の記憶容量７持ちアドレス線はＡＱ〜Ａ１１までが有効
である。
ＡＯ−ＡｉＯまでが有効でありＡｌｌは＋５ｖ即ち論理
“Ｈ”に固定する必要がある。又１２７３２は４ＫＢ
の記憶容量７持ちアドレス線はＡＱ〜Ａ１１までが有効
である。
今１２７１６００番地にはＡＡを記憶させ、１２７３２
の０番地にはＢＢＹ記憶させておく１．今マイクロコン
ピュータ（１１から端子ＣＤ ＶＣ論理ＩＩ Ｈ”の信
号を切替信号線（３２）を通してｇＲ素子（３１）に供
給するとアドレス線（３０）のＡ１１ は常時゛Ｈ”
となり１２７１６をアドレスする状態となる。
の０番地にはＢＢＹ記憶させておく１．今マイクロコン
ピュータ（１１から端子ＣＤ ＶＣ論理ＩＩ Ｈ”の信
号を切替信号線（３２）を通してｇＲ素子（３１）に供
給するとアドレス線（３０）のＡ１１ は常時゛Ｈ”
となり１２７１６をアドレスする状態となる。
このときマイクロコンピュータ（１）からアドレス線（
３３）にｏｏｏｏ ｏｏｏｏｏｏを出力すると半導体記
憶素子（２）の先頭アドレスかセットサれ、ここに１２
７１６が七ッ卜されていればデータＩ％！ＤＯ〜Ｄ７に
ＡＡが出力されマイクロコンピュータ（１）は１２７１
６がセットさねていると判断して引続き模様データをア
ドレスするーしかしＡＡが出力されナカったときマイク
ロコンピュータ（１）は端子ＣＯに論理” Ｌ ” 夕
出力し９６Ｒ素子（口１）の出力を常時１１ Ｈ”の状
態から入力端子２の状態に従って出力３が変化する状態
、即ち半導体記憶素子（２）に１２７３２がセットされ
たときにアドレスできる状態にする。この状態でマイク
ロコンピュータ（１１からアドレス線（３３）にｏｏｏ
ｏ ｏｏｏｏ ｏｏｏを出力し。
３３）にｏｏｏｏ ｏｏｏｏｏｏを出力すると半導体記
憶素子（２）の先頭アドレスかセットサれ、ここに１２
７１６が七ッ卜されていればデータＩ％！ＤＯ〜Ｄ７に
ＡＡが出力されマイクロコンピュータ（１）は１２７１
６がセットさねていると判断して引続き模様データをア
ドレスするーしかしＡＡが出力されナカったときマイク
ロコンピュータ（１）は端子ＣＯに論理” Ｌ ” 夕
出力し９６Ｒ素子（口１）の出力を常時１１ Ｈ”の状
態から入力端子２の状態に従って出力３が変化する状態
、即ち半導体記憶素子（２）に１２７３２がセットされ
たときにアドレスできる状態にする。この状態でマイク
ロコンピュータ（１１からアドレス線（３３）にｏｏｏ
ｏ ｏｏｏｏ ｏｏｏを出力し。
データ線ＤＱ−Ｄ７にＢＢの出力データ乞読取って半導
体記憶素子（２）に１２７３２がセットされていること
を判断することができる。
体記憶素子（２）に１２７３２がセットされていること
を判断することができる。
以上のように、この発明によればどの揮類の半導体記憶
素子が装置にセットされたかる・自動的に判別するよう
に構成されているので、現在市販されているいずれの半
導体記憶素子を使用することもできる。
素子が装置にセットされたかる・自動的に判別するよう
に構成されているので、現在市販されているいずれの半
導体記憶素子を使用することもできる。
また、従来開発される素子も使用可能であり。
極めてフレキシビリティの高い装置を得ることができる
。
。
さらに、実施例に見る毎（簡便な回路構成で実現できる
ことにより安価で信頼性の高い回路を得られる効果があ
る−
ことにより安価で信頼性の高い回路を得られる効果があ
る−
第１図は従来例を示す回路構成図、第２図はこの発明の
一実施例を示す回路構成図、第３図はこの発明の具体的
な他の実施例を示す回路構成図である。なお図中（１）
はマイクロコンピュータ、（２）は半導体記憶素子、（
３）はアドレス線、（４）はデータ線。 ０υは論理回路、（２）は切替え信号線、（至）は切替
後のアドレス線、 （３１）はダＲ素子、 （３２
）は切替信号線。 （５３）は切替後のアドレス線である。 代理人 葛 野 信 − 露 １１！！ 篤 ２！！１ ２２ １１３図 ２ 昭和 年 月 日 ｑ、’ｉ許庁長官殿 １、“ＩＴ ｆｉの表示 ＩＪｌ’願昭５７−１
４４２０３号２・ 発明（７） 名ｆＦ 電
子ミシンの縫目模様指令回路３、補止をする各 ・ＩＴ件との関係 特許出願人 号 ４、′ｉ ５嘴 号 ニー 一悄 ５、補正の対象 明細書の発明の詳細に税、ＲＪ３の欄 ６、補正の内容 明細再生第８頁第９行”に［従事ｊとあるのを「将来」
と訂正する。 以ト
一実施例を示す回路構成図、第３図はこの発明の具体的
な他の実施例を示す回路構成図である。なお図中（１）
はマイクロコンピュータ、（２）は半導体記憶素子、（
３）はアドレス線、（４）はデータ線。 ０υは論理回路、（２）は切替え信号線、（至）は切替
後のアドレス線、 （３１）はダＲ素子、 （３２
）は切替信号線。 （５３）は切替後のアドレス線である。 代理人 葛 野 信 − 露 １１！！ 篤 ２！！１ ２２ １１３図 ２ 昭和 年 月 日 ｑ、’ｉ許庁長官殿 １、“ＩＴ ｆｉの表示 ＩＪｌ’願昭５７−１
４４２０３号２・ 発明（７） 名ｆＦ 電
子ミシンの縫目模様指令回路３、補止をする各 ・ＩＴ件との関係 特許出願人 号 ４、′ｉ ５嘴 号 ニー 一悄 ５、補正の対象 明細書の発明の詳細に税、ＲＪ３の欄 ６、補正の内容 明細再生第８頁第９行”に［従事ｊとあるのを「将来」
と訂正する。 以ト
Claims (1)
- 縫目模様データと種類識別データとの記憶部を有し取替
え可能な記憶素子、この記憶素子からまず種類識別デー
タを読取り次いで縫目模様データを読取る手段、この手
段から出される上記種類識別データに対応した信号によ
り記憶素子の種類を判別してその記憶素子に適合した論
理接続を行わせる手段とを備えて成る電子ミシンの縫目
模様指令回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14420382A JPS5934293A (ja) | 1982-08-20 | 1982-08-20 | 電子ミシンの縫目模様指令回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14420382A JPS5934293A (ja) | 1982-08-20 | 1982-08-20 | 電子ミシンの縫目模様指令回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934293A true JPS5934293A (ja) | 1984-02-24 |
| JPH0120916B2 JPH0120916B2 (ja) | 1989-04-19 |
Family
ID=15356617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14420382A Granted JPS5934293A (ja) | 1982-08-20 | 1982-08-20 | 電子ミシンの縫目模様指令回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934293A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60215392A (ja) * | 1984-04-10 | 1985-10-28 | ブラザー工業株式会社 | 着脱可能なメモリカセツトを備えたミシン |
| JPS6486393A (en) * | 1987-09-28 | 1989-03-31 | Nec Corp | Memory card |
-
1982
- 1982-08-20 JP JP14420382A patent/JPS5934293A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60215392A (ja) * | 1984-04-10 | 1985-10-28 | ブラザー工業株式会社 | 着脱可能なメモリカセツトを備えたミシン |
| JPS6486393A (en) * | 1987-09-28 | 1989-03-31 | Nec Corp | Memory card |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120916B2 (ja) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0108346A2 (en) | Memory reconfiguration method in a data processing system | |
| US4281392A (en) | Memory circuit for programmable machines | |
| US4922451A (en) | Memory re-mapping in a microcomputer system | |
| JP3030342B2 (ja) | カード | |
| US4566082A (en) | Memory pack addressing system | |
| US4982378A (en) | Memory capacity detecting device for memory cards | |
| US5606662A (en) | Auto DRAM parity enable/disable mechanism | |
| EP0468454A2 (en) | Interrupt controller | |
| US6126070A (en) | IC memory card with security check | |
| JP3186359B2 (ja) | 物理アドレス変換回路 | |
| KR880001972Y1 (ko) | 전자미싱의 제어장치 | |
| JPS63217452A (ja) | メモリアクセスタイミング設定方式 | |
| US5263141A (en) | Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device | |
| US5046051A (en) | Serial memory with address counter which can be preset using a multi-purpose input, and picture memory apparatus using same | |
| KR950002944B1 (ko) | 메모리 재맵핑 기능을 갖는 마이크로 컴퓨터 시스템 | |
| JP2974071B2 (ja) | メモリｉｃ | |
| EP0069509A1 (en) | A circuit for reading out address data applied to a memory in a one-chip microcomputer | |
| US5396611A (en) | Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space | |
| US5404475A (en) | Memory apparatus comprising memory cards with a side detecting signal pin and address assignment circuitry | |
| JPH0120916B2 (ja) | ||
| JP2510604B2 (ja) | 記憶装置 | |
| JP2635065B2 (ja) | 半導体記憶回路 | |
| JPS6055591A (ja) | メモリユニットのアクセス方法 | |
| JPH0116193Y2 (ja) | ||
| JPH0527989A (ja) | コンピユータシステムの例外処理装置 |