JPH01212031A - オーバーサンプルａ−ｄ変換器 - Google Patents
オーバーサンプルａ−ｄ変換器Info
- Publication number
- JPH01212031A JPH01212031A JP3697688A JP3697688A JPH01212031A JP H01212031 A JPH01212031 A JP H01212031A JP 3697688 A JP3697688 A JP 3697688A JP 3697688 A JP3697688 A JP 3697688A JP H01212031 A JPH01212031 A JP H01212031A
- Authority
- JP
- Japan
- Prior art keywords
- offset component
- encoder
- digital
- output
- oversample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012549 training Methods 0.000 claims abstract description 5
- 238000009825 accumulation Methods 0.000 claims description 6
- 238000012937 correction Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はオーバーサンプルＡ−Ｄ変換器に関し。
特に直流成分を含んだアナログ信号全ナイキスト周波数
の数倍以上でサンプリングするオーバーサンプルＡ−Ｄ
変換器において、オーバーサンプル符号器内部で生じる
オフセット成分を補正する回路をディジタル回路で構成
することによりＬＳＩ化に適するようにしｔオーバーサ
ンプルＡ−ＤＴ換器に関する。
の数倍以上でサンプリングするオーバーサンプルＡ−Ｄ
変換器において、オーバーサンプル符号器内部で生じる
オフセット成分を補正する回路をディジタル回路で構成
することによりＬＳＩ化に適するようにしｔオーバーサ
ンプルＡ−ＤＴ換器に関する。
従来、この棟のオーバーサンプル符号器には。
例えば第２図に示す工うな回路がある。第２図の回路は
、サンプルホールド（ロ）路２１．アナログ加算器２２
．アナログ積分器２３．１量子化器２４゜ディジタル遅
延器２５．ディジタル積分器２６゜ディジタル加算器２
７９局部Ｄ−Ａ変換器２８を備えて構成される。この回
路の入力信号、出力信号、及び量子化器２４で加わる量
子化雑音のＺ変換器それぞれＸ（幻、Ｙ（ｚｊ、及びＱ
（ＺＪと表子と９人出力伝達特性はＺ変換を用いて。
、サンプルホールド（ロ）路２１．アナログ加算器２２
．アナログ積分器２３．１量子化器２４゜ディジタル遅
延器２５．ディジタル積分器２６゜ディジタル加算器２
７９局部Ｄ−Ａ変換器２８を備えて構成される。この回
路の入力信号、出力信号、及び量子化器２４で加わる量
子化雑音のＺ変換器それぞれＸ（幻、Ｙ（ｚｊ、及びＱ
（ＺＪと表子と９人出力伝達特性はＺ変換を用いて。
Ｙ（ＺＪ＝Ｘ（Ｚｊ＋（１−Ｚ ）Ｑ（２３・・−・
−・・−（１）と表されることが知られている。（１）
式に於て、右辺第２項の係数（１−Ｚ）は人力アナログ
信号に比べてサンプリング周波数を高くすることによっ
て減衰量全十分大きくできるため、量子化雑音の寄与（
１−Ｚ ）Ｑ（ＺＪｔ−極めて小さくする事ができる
。従って、第３図のように、オーバーサンプル符号器３
２を折り返し歪除去用のブレフィルタ３及び高周波量子
化雑音を除去するティジタル低域通過フィルタ３３と組
合せる事によって、高精度の符号化（Ａ−Ｄ変換）ｔ−
行う事ができる。
−・・−（１）と表されることが知られている。（１）
式に於て、右辺第２項の係数（１−Ｚ）は人力アナログ
信号に比べてサンプリング周波数を高くすることによっ
て減衰量全十分大きくできるため、量子化雑音の寄与（
１−Ｚ ）Ｑ（ＺＪｔ−極めて小さくする事ができる
。従って、第３図のように、オーバーサンプル符号器３
２を折り返し歪除去用のブレフィルタ３及び高周波量子
化雑音を除去するティジタル低域通過フィルタ３３と組
合せる事によって、高精度の符号化（Ａ−Ｄ変換）ｔ−
行う事ができる。
この種の符号器は、ナイキスト周波数にくらべてサンプ
リング周波数を非常に高くする事から、オーバーサンプ
ル符号器と呼ばれる。
リング周波数を非常に高くする事から、オーバーサンプ
ル符号器と呼ばれる。
この符号器内部でオフセット成分を生じる要因としては
、アナログ回路部が主であり、この対象としてアナログ
加算器２２．アナログ積分器２３゜量子化器２４１局部
Ｄ−Ａ変換器２８などが考えられる。従来は、このオフ
セット成分を補正する定めに、上述しｔアナログ回路部
の基本構成要素金成丁増幅器等にアナログ的なオフセッ
トキャンセル手段を付与して補正を行ってぃｔｏ〔発明
が解決しょうとする課題〕 上述した従来のオフセット成分補正方法は、オーバーテ
ンプル符゛号器内部のアナログ回路部の負担が０機能の
面でも、ま几、ハードウェアの面からも非常に大きくな
るため、Ａ−Ｄ変換器のＬＳＩ化等上等全考慮場合には
通していないという欠点がある。
、アナログ回路部が主であり、この対象としてアナログ
加算器２２．アナログ積分器２３゜量子化器２４１局部
Ｄ−Ａ変換器２８などが考えられる。従来は、このオフ
セット成分を補正する定めに、上述しｔアナログ回路部
の基本構成要素金成丁増幅器等にアナログ的なオフセッ
トキャンセル手段を付与して補正を行ってぃｔｏ〔発明
が解決しょうとする課題〕 上述した従来のオフセット成分補正方法は、オーバーテ
ンプル符゛号器内部のアナログ回路部の負担が０機能の
面でも、ま几、ハードウェアの面からも非常に大きくな
るため、Ａ−Ｄ変換器のＬＳＩ化等上等全考慮場合には
通していないという欠点がある。
ま友、現在の技術レベルでは、オーバーサンプル符号器
の内部構成要素である演算項ｍ器等全製造時にオフセッ
ト成分が全く生じない工うに作り込むことは困難である
という欠点がある。
の内部構成要素である演算項ｍ器等全製造時にオフセッ
ト成分が全く生じない工うに作り込むことは困難である
という欠点がある。
さらに、前述した工うに、オーバーサンプル符号器は内
部変換速度が非常に高速なため、アナログ回路部の複雑
さが増丁はど内部変換速度がこれに対応し難くなり、誤
動作の危険が生じてくるという欠点がある。
部変換速度が非常に高速なため、アナログ回路部の複雑
さが増丁はど内部変換速度がこれに対応し難くなり、誤
動作の危険が生じてくるという欠点がある。
本発明のオーバーサンプルＡ−Ｄｇ換器は１人力アナロ
グ信号をナイキスト周波数の数倍以上の速さのクロック
信号でサンプリングしてディジタル信号に変換するオー
バーサンプル符号器と、前記ディジタル信号の高周波成
分を除去するティジ１’にフィルタとヲ備えてなるオー
バーサンプルＡ−Ｄｆ換器において、トレーニング用と
して設定する正および負の直流信号による前記ディジタ
ルフィルタの出力を前記直流信号の極性に応じて掘９分
けて一足時間蓄積する第１の蓄積手段と、前記第１の蓄
積手段によって蓄積された極性ごとに掘り分けたデータ
ｒ７ｉｏ算し友うえ前記−足時間ごとの平均をとり前記
オーバーサンプル符号器のアナログ的なオフセット成分
として蓄積する第２の蓄積手段と、前記第２の蓄積手段
にエフで蓄積されたオフセット成分を前記ディジタルフ
ィルタの出力から差し引くオフセット成分除去手段とを
備えて構成される。
グ信号をナイキスト周波数の数倍以上の速さのクロック
信号でサンプリングしてディジタル信号に変換するオー
バーサンプル符号器と、前記ディジタル信号の高周波成
分を除去するティジ１’にフィルタとヲ備えてなるオー
バーサンプルＡ−Ｄｆ換器において、トレーニング用と
して設定する正および負の直流信号による前記ディジタ
ルフィルタの出力を前記直流信号の極性に応じて掘９分
けて一足時間蓄積する第１の蓄積手段と、前記第１の蓄
積手段によって蓄積された極性ごとに掘り分けたデータ
ｒ７ｉｏ算し友うえ前記−足時間ごとの平均をとり前記
オーバーサンプル符号器のアナログ的なオフセット成分
として蓄積する第２の蓄積手段と、前記第２の蓄積手段
にエフで蓄積されたオフセット成分を前記ディジタルフ
ィルタの出力から差し引くオフセット成分除去手段とを
備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図に示す実施例はオーバーサンプル符号器１．ディジ
タルフィルタ２のほかオフセット補正回路１（ｌ備えて
構成され、オフセット補正回路ｌＯは、データ儀分器３
．レジスタ（１）４．レジスタ（２Ｊ５．ディジタル加
算器６．平均データ作成回路７．レジスタ（３）８．デ
ィジタル減算器９を備えて構成される。これら構成内容
のうちオフセット補正回路１０が本発明に直接かかわる
部分であり、データ振分器３とレジスタ（１」４および
レジスタ（２）５が第１の蓄積手段を、′！た加算器６
と平均データ作成回路７お工びレジスタ（３７８カｉ
２ 。
１図に示す実施例はオーバーサンプル符号器１．ディジ
タルフィルタ２のほかオフセット補正回路１（ｌ備えて
構成され、オフセット補正回路ｌＯは、データ儀分器３
．レジスタ（１）４．レジスタ（２Ｊ５．ディジタル加
算器６．平均データ作成回路７．レジスタ（３）８．デ
ィジタル減算器９を備えて構成される。これら構成内容
のうちオフセット補正回路１０が本発明に直接かかわる
部分であり、データ振分器３とレジスタ（１」４および
レジスタ（２）５が第１の蓄積手段を、′！た加算器６
と平均データ作成回路７お工びレジスタ（３７８カｉ
２ 。
蓄積手段を、さらに減算器９がオフセット成分除去手段
をそれぞれ構成する。
をそれぞれ構成する。
次に第１図の実施例の動作について説明する。
まず、実際の信号を通す前にトレーニング期間を設けて
、オーバーサンプル符号器１に直流信号りを一定時間Ｔ
だけ人力する。オーバーテンプル符号器１の出力はディ
ジタルフィルタ２に入力され。
、オーバーサンプル符号器１に直流信号りを一定時間Ｔ
だけ人力する。オーバーテンプル符号器１の出力はディ
ジタルフィルタ２に入力され。
帯域外雑音が抑圧された後Ｙａとしてデータ振分器３に
入力される。データ振分器３に人力され比信号ｆｆ、、
Ｘａのプラスの極性に応じてレジスタ（１）４に蓄えら
れ１時間ＴＯ総和としてＹａが得られる。
入力される。データ振分器３に人力され比信号ｆｆ、、
Ｘａのプラスの極性に応じてレジスタ（１）４に蓄えら
れ１時間ＴＯ総和としてＹａが得られる。
次に、同様にして一定時間Ｔだけ直流信号−Ｘａをオー
バーサンプル符号器１に人力する。オーバーサンプル符
号器１の出力は同様な処理が施された後Ｙａ’としてレ
ジスタ（２１５に蓄えられ１時間Ｉｌｌの総和Ｙａ’が
得られる。
バーサンプル符号器１に人力する。オーバーサンプル符
号器１の出力は同様な処理が施された後Ｙａ’としてレ
ジスタ（２１５に蓄えられ１時間Ｉｌｌの総和Ｙａ’が
得られる。
オーバーサンプル符号器１の内部でオフセット成分が生
じなければＹ ａ ＋ Ｙａ’ ＝ Ｏとなるはずであ
るが、オーバーサンプル符号器１の内部でオフセット成
分が発生子ればＹ ａ 十Ｙａ’〜０である。
じなければＹ ａ ＋ Ｙａ’ ＝ Ｏとなるはずであ
るが、オーバーサンプル符号器１の内部でオフセット成
分が発生子ればＹ ａ 十Ｙａ’〜０である。
従って、レジスタ（１１４とレジスタ（２）５の出力七
零とならず出力される場合には、これが時間Ｔのオフセ
ット成分となる。
零とならず出力される場合には、これが時間Ｔのオフセ
ット成分となる。
Ｙ ａ 十Ｙａ’は、平均データ作成回路７に人力され
１時間Ｔの平均値Ｖ。ｆｆとして出力されレジスタ８に
記憶される。以上の処理により、オーバーサンプル符号
器１の内部で生じるオフセット成分が８に記憶され９通
常動作時にこのようにしてレジスタ（３Ｊ８に記憶され
几オフセット成分Ｖｏｆｆｔ”常時ディジタルフィルタ
２の出力からディジタル減算Ｓ／ 器９で減算することにエク、オーバサンプル符号器工の
内部で生じるオフセット成分は常に補正できる。
１時間Ｔの平均値Ｖ。ｆｆとして出力されレジスタ８に
記憶される。以上の処理により、オーバーサンプル符号
器１の内部で生じるオフセット成分が８に記憶され９通
常動作時にこのようにしてレジスタ（３Ｊ８に記憶され
几オフセット成分Ｖｏｆｆｔ”常時ディジタルフィルタ
２の出力からディジタル減算Ｓ／ 器９で減算することにエク、オーバサンプル符号器工の
内部で生じるオフセット成分は常に補正できる。
以上説明したように本発明は、オーバーサンプルＡ−１
）変換器内部のディジタルフィルタの出力段に、オフセ
ット補正回路を備えてトレーニング期間に直流信号を人
力してオフセット成分を抽出することにエリ、通常動作
時にオーバーサンプル符号器内部で発生するオフセット
成分を常に補正でき、オフセット補正回路がディジタル
回路で構成されている九め１．ＩＩ化にも適していると
いう効果がある。
）変換器内部のディジタルフィルタの出力段に、オフセ
ット補正回路を備えてトレーニング期間に直流信号を人
力してオフセット成分を抽出することにエリ、通常動作
時にオーバーサンプル符号器内部で発生するオフセット
成分を常に補正でき、オフセット補正回路がディジタル
回路で構成されている九め１．ＩＩ化にも適していると
いう効果がある。
第１図は本発明のオーバーサンプルＡ−Ｄ変換器の一実
施例を示すブロック図、５に２図は従来のオーバーサン
プル符号器の一例會示すブロック図。 第３図はオーバーサンプル符号器を用い７２Ａ−Ｄ変換
器の構成を示すブロック図である。 １・・・・・・オーバーサンプル符号器、２・・・・・
・ディジタルフィルタ、３・・・・・・データ振分器、
４・・・・・・レジスタ（１）、５・・・・・・レジス
タ（２）、６・・・・・・ディジタル加算器、７・・・
・・・平均データ作成（ロ）路、８・・・・・・レジス
タ（３３、９・・・・・・ディジタル減算器、１０・・
・・・・オフセ、ト補正回路、２１・・・・・・サンプ
ルホールド回路。 ２２・・・・・・アナログ加算器、２３・・・・・・ア
ナログ積分器、２４・・・・・・量子化器、２５・・・
・・・ティジタル遅延器、２６・・・・・・ディジタル
積分器、２７・・・・・・ディジタル加算器、２８・・
・・・・局部Ｄ−Ａ変換器、３１・・・プレフィルタ、
３２・・・・・・オーバーサンプル符号器。 ３３・・・・・・ディジタル低域通過フィルタ。 代理人 弁理士 内 原 晋
施例を示すブロック図、５に２図は従来のオーバーサン
プル符号器の一例會示すブロック図。 第３図はオーバーサンプル符号器を用い７２Ａ−Ｄ変換
器の構成を示すブロック図である。 １・・・・・・オーバーサンプル符号器、２・・・・・
・ディジタルフィルタ、３・・・・・・データ振分器、
４・・・・・・レジスタ（１）、５・・・・・・レジス
タ（２）、６・・・・・・ディジタル加算器、７・・・
・・・平均データ作成（ロ）路、８・・・・・・レジス
タ（３３、９・・・・・・ディジタル減算器、１０・・
・・・・オフセ、ト補正回路、２１・・・・・・サンプ
ルホールド回路。 ２２・・・・・・アナログ加算器、２３・・・・・・ア
ナログ積分器、２４・・・・・・量子化器、２５・・・
・・・ティジタル遅延器、２６・・・・・・ディジタル
積分器、２７・・・・・・ディジタル加算器、２８・・
・・・・局部Ｄ−Ａ変換器、３１・・・プレフィルタ、
３２・・・・・・オーバーサンプル符号器。 ３３・・・・・・ディジタル低域通過フィルタ。 代理人 弁理士 内 原 晋
Claims (1)
- 入力アナログ信号をナイキスト周波数の数倍以上の速さ
のクロック信号でサンプリングしてディジタル信号に変
換するオーバーサンプル符号器と、前記ディジタル信号
の高周波成分を除去するディジタルフィルタとを備えて
なるオーバーサンプルＡ−Ｄ変換器において、トレーニ
ング用として設定する正および負の直流信号による前記
ディジタルフィルタの出力を前記直流信号の極性に応じ
て振り分けて一定時間蓄積する第１の蓄積手段と、前記
第１の蓄積手段によって蓄積された極性ごとに振り分け
たデータを加算したうえ前記一定時間ごとの平均をとり
前記オーバーサンプル符号器のアナログ的なオフセット
成分として蓄積する第２の蓄積手段と、前記第２の蓄積
手段によって蓄積されたオフセット成分を前記ディジタ
ルフィルタの出力から差し引くオフセット成分除去手段
とを備えて成ることを特徴とするオーバーサンプルＡ−
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3697688A JPH01212031A (ja) | 1988-02-18 | 1988-02-18 | オーバーサンプルａ−ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3697688A JPH01212031A (ja) | 1988-02-18 | 1988-02-18 | オーバーサンプルａ−ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212031A true JPH01212031A (ja) | 1989-08-25 |
Family
ID=12484789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3697688A Pending JPH01212031A (ja) | 1988-02-18 | 1988-02-18 | オーバーサンプルａ−ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132829A (ja) * | 1992-07-10 | 1994-05-13 | Internatl Business Mach Corp <Ibm> | デシメーションフィルタ、ａ／ｄ変換器 |
-
1988
- 1988-02-18 JP JP3697688A patent/JPH01212031A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132829A (ja) * | 1992-07-10 | 1994-05-13 | Internatl Business Mach Corp <Ibm> | デシメーションフィルタ、ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
| US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
| Lee | for High Resolution Oversampling A/D Converters | |
| US7088147B2 (en) | Sample and hold circuits and methods with offset error correction and systems using the same | |
| JP2647136B2 (ja) | アナログ−デジタル変換回路 | |
| TWI555340B (zh) | 具有顫動之積分三角調變器 | |
| EP0293780A2 (en) | Analog-to-digital converter employing delta-sigma modulation | |
| JP2002532937A (ja) | アナログ／デジタル変換器 | |
| JPH06132829A (ja) | デシメーションフィルタ、ａ／ｄ変換器 | |
| US5281968A (en) | DC offset correction circuit for A/D converter | |
| KR950035064A (ko) | 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법 | |
| EP0366229A2 (en) | Noise-reducing analog-to-digital converters | |
| JP2001156642A (ja) | マルチビット−デルタシグマａｄ変換器 | |
| GB2278247A (en) | Chopper-stabilized sigma-delta converter | |
| JPS6313520A (ja) | Ａｄ変換回路 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JPH01101027A (ja) | 量子化器 | |
| JPH0732344B2 (ja) | 間引きフイルタ | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| JPH08162961A (ja) | Ａ／ｄ変換器 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| IL95523A (en) | Sigma Delta integrated circuit network Third-degree over-sampling with low component sensitivity | |
| JP2000174627A (ja) | シグマデルタ型ａ／ｄ変換装置 | |
| JPH02105634A (ja) | オーバーサンプルａ／ｄ変換器 | |
| Ritoniemi et al. | A stereo 97 dB SNR audio sigma-delta ADC |