JPH01213741A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH01213741A JPH01213741A JP3830488A JP3830488A JPH01213741A JP H01213741 A JPH01213741 A JP H01213741A JP 3830488 A JP3830488 A JP 3830488A JP 3830488 A JP3830488 A JP 3830488A JP H01213741 A JPH01213741 A JP H01213741A
- Authority
- JP
- Japan
- Prior art keywords
- command
- cpu
- commands
- multiprocessor system
- slave cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、マスタＣＰＵからスレーブＣＰＵにコマンド
を転送し、該スレーブＣＰＵにおいて送られてきたコマ
ンドに対応した処理を実行するよ゛うになされたマルチ
プロセッサシステムに関する。
を転送し、該スレーブＣＰＵにおいて送られてきたコマ
ンドに対応した処理を実行するよ゛うになされたマルチ
プロセッサシステムに関する。
（従来の技術）
従来のマルチプロセ・ノサシステムの一例を第３図に示
す。
す。
同図において、１１はマスタＣＰＵ、１２は共有メモリ
、１３はスレーブＣＰＵ、１４はＲＯＭである。
、１３はスレーブＣＰＵ、１４はＲＯＭである。
本システムは、入出力タイミング制御等の複雑な処理を
、スレーブＣＰＵ１３で行うことにより、マスタＣＰＵ
Ｉ ｌの負担を軽減し、高速処理を実現するために用い
られるものである。すなわち、マスタＣＰＵＩＩから共
有メモリ１２を介してスレーブＣＰＵ１３にコマンドを
転送し、スレーブＣＰＵ１３はＲＯＭ１４内のプログラ
ムによりコマンドを解析し、これに対応した処理を実行
するものである。
、スレーブＣＰＵ１３で行うことにより、マスタＣＰＵ
Ｉ ｌの負担を軽減し、高速処理を実現するために用い
られるものである。すなわち、マスタＣＰＵＩＩから共
有メモリ１２を介してスレーブＣＰＵ１３にコマンドを
転送し、スレーブＣＰＵ１３はＲＯＭ１４内のプログラ
ムによりコマンドを解析し、これに対応した処理を実行
するものである。
（発明が解決しようとする課題）
しかしながら、上記した従来のシステムでは、多様なコ
マンドを次々に実行する場合、マスタＣＰｕ１ｌとスレ
ーブＣＰＵ１３間の同期を何度も取らねばならない。第
４図にこのときのデータ処理手順（フローチャート）を
示す。
マンドを次々に実行する場合、マスタＣＰｕ１ｌとスレ
ーブＣＰＵ１３間の同期を何度も取らねばならない。第
４図にこのときのデータ処理手順（フローチャート）を
示す。
このため、マスクＣＰＵＩＩがスレーブＣＰＵ１３の処
理終了待ちでしばしば停止することになり、全体として
の処理速度が低下するといった問題があった。
理終了待ちでしばしば停止することになり、全体として
の処理速度が低下するといった問題があった。
（課題を解決するための手段）
本発明は、マスタＣＰＵからスレーブＣＰＵにコマンド
を転送し、該スレーブＣＰＵにおいて送られてきたコマ
ンドに対応した処理を実行するようになされたマルチプ
ロセッサシステムにおいて、前記マスタＣＰＵから転送
される一連のコマンド群を新たなコマンドとして記憶す
る記憶手段が前記スレーブＣＰＵ側に設けられたもので
ある。
を転送し、該スレーブＣＰＵにおいて送られてきたコマ
ンドに対応した処理を実行するようになされたマルチプ
ロセッサシステムにおいて、前記マスタＣＰＵから転送
される一連のコマンド群を新たなコマンドとして記憶す
る記憶手段が前記スレーブＣＰＵ側に設けられたもので
ある。
（作用）
一連のコマンド群を新たなコマンドとして記憶手段に記
憶する。そして、この記憶したコマンドによって一連の
コマンド群を順次実行することにより、ｃｐｕ間の通信
回数を減少させる。
憶する。そして、この記憶したコマンドによって一連の
コマンド群を順次実行することにより、ｃｐｕ間の通信
回数を減少させる。
（実施例）
以下、本発明の一実施例を図面を参照して説明する。
第１図は、本発明のマルチプロセッサシステムの概略ブ
ロック図を示している。
ロック図を示している。
同図において、１はマスタＣＰＵ、２は共有メモリ、３
はスレーブＣＰＵ、４はＣＲＴデイスプレィ等の表示装
置、５はＲＯＭ、６はセグメントコマンドメモリである
。
はスレーブＣＰＵ、４はＣＲＴデイスプレィ等の表示装
置、５はＲＯＭ、６はセグメントコマンドメモリである
。
セグメントコマンドメモリ６は、マスタＣＰＵ１から次
々に転送されて（るコマンドのうち、−連のコマンド群
を新たなコマンドとして記憶する。
々に転送されて（るコマンドのうち、−連のコマンド群
を新たなコマンドとして記憶する。
例えば、表示装置４に出力する一画面分のコマンド群を
新たなコマンドとしてセグメントコマンドメモリ６に記
憶してお（。このような一連のコマンド群はマスタＣＰ
ＵＩ側から指定できるものとし、このようなメモリを複
数用意しておく。
新たなコマンドとしてセグメントコマンドメモリ６に記
憶してお（。このような一連のコマンド群はマスタＣＰ
ＵＩ側から指定できるものとし、このようなメモリを複
数用意しておく。
次に、上記構成のマルチプロセッサシステムの動作を説
明する。
明する。
マスタＣＰＵＩは表示装置４に出力を行う際、まず共有
メモリ２に出力内容に対応するコマンドを書き込む。ス
レーブＣＰＵ３は、共有メモリ２に書き込まれたコマン
ドを読み出し、このコマンドに対応する処理を、ＲＯＭ
５内に格納されたプログラムに従って実行する。このと
き、共有メモリ２に書き込まれたコマンドが、セグメン
トコマンドメモリ６に記憶された一連のコマンド群を実
行するセグメント実行コマンドであるときは、スレーブ
ＣＰＵ３はセグメントコマンドメモリ６かラ一連のコマ
ンド群を読み出し、この一連のコマンド群に対応する処
理を、ＲＯＭ５内に格納されたプログラムに従って順次
実行する。
メモリ２に出力内容に対応するコマンドを書き込む。ス
レーブＣＰＵ３は、共有メモリ２に書き込まれたコマン
ドを読み出し、このコマンドに対応する処理を、ＲＯＭ
５内に格納されたプログラムに従って実行する。このと
き、共有メモリ２に書き込まれたコマンドが、セグメン
トコマンドメモリ６に記憶された一連のコマンド群を実
行するセグメント実行コマンドであるときは、スレーブ
ＣＰＵ３はセグメントコマンドメモリ６かラ一連のコマ
ンド群を読み出し、この一連のコマンド群に対応する処
理を、ＲＯＭ５内に格納されたプログラムに従って順次
実行する。
第２図にこのときのデータ処理手順を示す。すなわち、
マスタＣＰＵ１は、セグメント実行コマンドを共有メモ
リ２に転送して終了する（ステップ■）。一方、スレー
ブＣＰＵ３は、マスタｃｐＵ１と同期通信を行ってセグ
メント実行コマンドを受信しくステップ■）、ステップ
■でまず一連のコマンド群のうちの先頭のコマンドを実
行する。
マスタＣＰＵ１は、セグメント実行コマンドを共有メモ
リ２に転送して終了する（ステップ■）。一方、スレー
ブＣＰＵ３は、マスタｃｐＵ１と同期通信を行ってセグ
メント実行コマンドを受信しくステップ■）、ステップ
■でまず一連のコマンド群のうちの先頭のコマンドを実
行する。
そして、ステップ■でセグメントが終了したかどうかを
判断し、終了していなければステップ■に戻って２番目
のコマンドを実行する。このようなステップ■、ステッ
プ■の一連の処理を順次実行し、最後のコマンドを実行
して終了する。このように、本発明のマルチプロセッサ
システムでは、ただ−度の同期通信のみで表示装置４の
一画面の切換えを行うことができ、また、同期通信を行
った後は、マスタｃｐｕｔは他の処理を行うことができ
るので、並列処理能力を高めることができる。
判断し、終了していなければステップ■に戻って２番目
のコマンドを実行する。このようなステップ■、ステッ
プ■の一連の処理を順次実行し、最後のコマンドを実行
して終了する。このように、本発明のマルチプロセッサ
システムでは、ただ−度の同期通信のみで表示装置４の
一画面の切換えを行うことができ、また、同期通信を行
った後は、マスタｃｐｕｔは他の処理を行うことができ
るので、並列処理能力を高めることができる。
（発明の効果）
以上説明したように、本発明のマルチプロセッサシステ
ムによれば、ＣＰＵ間の同期通信の回数を大幅に減少す
ることができる。また、これによってＣＰＵ間の並列処
理能力が向上し、高速処理が可能となる。
ムによれば、ＣＰＵ間の同期通信の回数を大幅に減少す
ることができる。また、これによってＣＰＵ間の並列処
理能力が向上し、高速処理が可能となる。
第１図は本発明のマルチプロセッサシステムの概略ブロ
ック図、第２図は同システムのフローチャート、第３図
は従来のマルチプロセッサシステムの概略ブロック図、
第４図は同システムのフローチャートである。 １・・・マスタＣＰＵ ２・・・共有メモリ３・・
・スレーブＣＰＵ ４・・・表示装置５・・・ＲＯＭ
６・・・セグメントコマンドメモリ特許出
願人 積水化学工業株式会社 代表者 廣１） 馨 第７ＷＪ 第２図 （マスタＣＰＵ） 伐レープＣＰＵ）第
３図
ック図、第２図は同システムのフローチャート、第３図
は従来のマルチプロセッサシステムの概略ブロック図、
第４図は同システムのフローチャートである。 １・・・マスタＣＰＵ ２・・・共有メモリ３・・
・スレーブＣＰＵ ４・・・表示装置５・・・ＲＯＭ
６・・・セグメントコマンドメモリ特許出
願人 積水化学工業株式会社 代表者 廣１） 馨 第７ＷＪ 第２図 （マスタＣＰＵ） 伐レープＣＰＵ）第
３図
Claims (1)
- 【特許請求の範囲】 １）マスタＣＰＵからスレーブＣＰＵにコマンドを転送
し、該スレーブＣＰＵにおいて送られてきたコマンドに
対応した処理を実行するようになされたマルチプロセッ
サシステムにおいて、 前記マスタＣＰＵから転送される一連のコ マンド群を新たなコマンドとして記憶する記憶手段が前
記スレーブＣＰＵ側に設けられたことを特徴とするマル
チプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3830488A JPH01213741A (ja) | 1988-02-19 | 1988-02-19 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3830488A JPH01213741A (ja) | 1988-02-19 | 1988-02-19 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01213741A true JPH01213741A (ja) | 1989-08-28 |
Family
ID=12521560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3830488A Pending JPH01213741A (ja) | 1988-02-19 | 1988-02-19 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01213741A (ja) |
-
1988
- 1988-02-19 JP JP3830488A patent/JPH01213741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH01213741A (ja) | マルチプロセッサシステム | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH0683639A (ja) | レジスタ装置 | |
| JPH03218524A (ja) | 命令処理装置 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPS61151755A (ja) | フアイル更新方式 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| RU1835551C (ru) | Устройство дл обработки данных | |
| JPH0353318A (ja) | ２ポートメモリ | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH03127204A (ja) | プログラマブルコントローラと入出力装置の間の通信方法 | |
| JPS6368955A (ja) | 入出力制御装置 | |
| JPS63245712A (ja) | 外部記憶装置間のデ−タ転送制御方式 | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0425961A (ja) | 共有データ更新方式 | |
| JPH04174031A (ja) | ファイル処理方式 | |
| JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
| JPH07117914B2 (ja) | データ処理装置 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPH01107295A (ja) | メモリ制御装置 | |
| JPH02247758A (ja) | 端末情報の管理方式 |