JPH0353318A - ２ポートメモリ - Google Patents
２ポートメモリInfo
- Publication number
- JPH0353318A JPH0353318A JP18729489A JP18729489A JPH0353318A JP H0353318 A JPH0353318 A JP H0353318A JP 18729489 A JP18729489 A JP 18729489A JP 18729489 A JP18729489 A JP 18729489A JP H0353318 A JPH0353318 A JP H0353318A
- Authority
- JP
- Japan
- Prior art keywords
- timing control
- computer
- area
- port memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２つのコンピュータが互いに独立してデータ
の書き込みと読み出しを行うことのできる２ポートメモ
リに関する。
の書き込みと読み出しを行うことのできる２ポートメモ
リに関する。
２つのコンピュータが共有できる２ボートメモリでは、
双方の読み書きのタイミングを制御することが必要であ
り、従来からこのために専用のタイミング制御回路が設
けられていた。
双方の読み書きのタイミングを制御することが必要であ
り、従来からこのために専用のタイミング制御回路が設
けられていた。
このように、２ポートメモリについてはこれを動作させ
るためにハードウエアからなるタイミング制御回路が必
要であり、コンピュータシステムの構或を複雑にする一
因となっていた。
るためにハードウエアからなるタイミング制御回路が必
要であり、コンピュータシステムの構或を複雑にする一
因となっていた。
そこで本発明の目的は、このようなタイミング制御回路
を不要とすることのできる２ボートメモリを提供するこ
とにある。
を不要とすることのできる２ボートメモリを提供するこ
とにある。
本発明では、（ｉ）２つのコンピュータが互いに独立し
て転送用データの書き込みと読み出しを行うために設け
られた転送用データ格納領域と、（１１）これらのコン
ピュータの書き込みと読み出しのタイミングを制御する
タイミング制御用データを格納するタイミング制御用デ
ータ格納領域とを２ポートメモリに具備させる。
て転送用データの書き込みと読み出しを行うために設け
られた転送用データ格納領域と、（１１）これらのコン
ピュータの書き込みと読み出しのタイミングを制御する
タイミング制御用データを格納するタイミング制御用デ
ータ格納領域とを２ポートメモリに具備させる。
すなわち本発明ではタイミング制御用のデータを２ポー
トメモリ内の独立した領域に書き込むことにして、上述
した目的を達戒する。
トメモリ内の独立した領域に書き込むことにして、上述
した目的を達戒する。
以下、実施例につき本発明を詳細に説明する。
第１図は本発明の一実施例における２ボートメモリを使
用したコンピュータシステムの構戊を表わしたものであ
る。本実施例で使用する２ポートメモリ１１には、第１
および第２のコンピュータｌ２、１３が互いに独７立し
て転送用データの書き込みと読み出しを行うために設け
られた転送用データ格納領域１４と、これらのコンピュ
ータ１２、１３の書き込みと読み出しのタイミングを制
御するタイミング制御用データを格納したタイミング制
御エリアｌ５とがそれぞれ独立した領域として設けられ
ている。
用したコンピュータシステムの構戊を表わしたものであ
る。本実施例で使用する２ポートメモリ１１には、第１
および第２のコンピュータｌ２、１３が互いに独７立し
て転送用データの書き込みと読み出しを行うために設け
られた転送用データ格納領域１４と、これらのコンピュ
ータ１２、１３の書き込みと読み出しのタイミングを制
御するタイミング制御用データを格納したタイミング制
御エリアｌ５とがそれぞれ独立した領域として設けられ
ている。
第２図はこの２ポートメモリへのデータの書き込みが行
われる際の手順を表わしたものである。
われる際の手順を表わしたものである。
第１のコンピュータ１２が２ポートメモリ１１に対して
データを書き込む場合、このコンピュータ１２は２ポー
トメモリ１１内のタイミング制御エリア１５を読み、第
２のコンピュータｌ３がこのメモリに対してどのような
処理を行っているかを判断する（第２図ステップの）。
データを書き込む場合、このコンピュータ１２は２ポー
トメモリ１１内のタイミング制御エリア１５を読み、第
２のコンピュータｌ３がこのメモリに対してどのような
処理を行っているかを判断する（第２図ステップの）。
タイミング制御エリア１５には、次の５つの状態のいず
れかを示すタイミング制御用データが格納されている。
れかを示すタイミング制御用データが格納されている。
（ｉ）２ボートメモリ１１はいずれのコンピュータｌ２
、１３からもアクセスされていない。
、１３からもアクセスされていない。
（ ｉｉ ）第１のコンピュータｌ２が２ボートメモリ
ｌ１に書き込み中。
ｌ１に書き込み中。
（ ｉｉｉ ）第２のコンピュータ１３が２ポートメモ
リｌ１に書き込み中。
リｌ１に書き込み中。
（ｉｖ）第１のコンピュータ１２による２ボートメモリ
１１への書き込みが完了。
１１への書き込みが完了。
（Ｖ）第２のコンピュータ１３による２ポートメモリ１
１への書き込みが完了。
１への書き込みが完了。
今、第ｌのコンピュータ１２が第２のコンピュータ１３
に対してデータの転送を行うものとする。第１のコンピ
ュータ１２はステップ■で前記した（ｉ）の状態と判別
したとき（Ｙ〉、この２ポートメモリｌ１の転送用デー
タ格納領域１４に対してデータの書き込みを行うことが
できる。この場合、第１のコンピュータｌ２は２ポート
メモリ１．１にデータを書き込む前にタイミング制御エ
リア１５に前記した（ ｉｉ ）の状態を示すデータを
書き込む（ステップ■〉。そして、その直後に再度、タ
イミング制御エリア１５を読み（ステップ■）、それが
今書いたデータであれば（Ｙ）、第ｌのコンピュータ１
２が２ボートメモリ１１の使用権を獲得したと判断する
。そして、実際に２ポートメモリ１１へのデータの書き
込みを開始する（ステップ■）。第１のコンピュータ１
２は、この書き込みが終了した時点でタイミング制御エ
リア１５に対して前記した（ ｉｖ ）の状態を示すデ
ータを書いて（ステップ■）、処理を終了させる（エン
ド）。
に対してデータの転送を行うものとする。第１のコンピ
ュータ１２はステップ■で前記した（ｉ）の状態と判別
したとき（Ｙ〉、この２ポートメモリｌ１の転送用デー
タ格納領域１４に対してデータの書き込みを行うことが
できる。この場合、第１のコンピュータｌ２は２ポート
メモリ１．１にデータを書き込む前にタイミング制御エ
リア１５に前記した（ ｉｉ ）の状態を示すデータを
書き込む（ステップ■〉。そして、その直後に再度、タ
イミング制御エリア１５を読み（ステップ■）、それが
今書いたデータであれば（Ｙ）、第ｌのコンピュータ１
２が２ボートメモリ１１の使用権を獲得したと判断する
。そして、実際に２ポートメモリ１１へのデータの書き
込みを開始する（ステップ■）。第１のコンピュータ１
２は、この書き込みが終了した時点でタイミング制御エ
リア１５に対して前記した（ ｉｖ ）の状態を示すデ
ータを書いて（ステップ■）、処理を終了させる（エン
ド）。
なお、ステップので２ポートメモリ１１が前記した（ｉ
）以外の場合であった場合には、（ｉ）の状態になるま
で第１のコンピュータ１２はデータの書き込みを待機す
ることになる（ステップ■；Ｎ）。同様に、ステップ■
で第２のコンビュータｌ３と書き込みが競合して使用権
を獲得できなかったような場合には（Ｎ）、ステップの
に戻って（ｉ）の状態になるまで第１のコンピュータ１
２はデータの書き込みを待機することになる。
）以外の場合であった場合には、（ｉ）の状態になるま
で第１のコンピュータ１２はデータの書き込みを待機す
ることになる（ステップ■；Ｎ）。同様に、ステップ■
で第２のコンビュータｌ３と書き込みが競合して使用権
を獲得できなかったような場合には（Ｎ）、ステップの
に戻って（ｉ）の状態になるまで第１のコンピュータ１
２はデータの書き込みを待機することになる。
第３図は、第１のコンピュータが２ポートメモリにデー
タを書き込んだ後に第２のコンピュータがこのデータを
読み出す場合の動作を表わしたものである。
タを書き込んだ後に第２のコンピュータがこのデータを
読み出す場合の動作を表わしたものである。
第２のコンピュータ１３は、２ボートメモリ１１内のタ
イミング制゜御エリア１５を読み、前記した（ ｉｖ
＞の状態であったときには読み出すべきデニタが存在す
るものと判断する（第３図ステップ■；Ｙ）。そして、
第２のコンピュータ１３はこの転送用データ格納領域１
４に書き込まれたデータの読み出しを行う（ステップ■
）。第２のコンピュータｌ３は、この読み出しが終了し
た時点で、タイミング制御エリア１５に前記した（ｌ）
の状態を表わしたデータの書き込みを行う（ステップ■
）。ステップのにおいて読み出すべきデータがないと判
別したときには（Ｎ）、読み出しの処理を行わない。
イミング制゜御エリア１５を読み、前記した（ ｉｖ
＞の状態であったときには読み出すべきデニタが存在す
るものと判断する（第３図ステップ■；Ｙ）。そして、
第２のコンピュータ１３はこの転送用データ格納領域１
４に書き込まれたデータの読み出しを行う（ステップ■
）。第２のコンピュータｌ３は、この読み出しが終了し
た時点で、タイミング制御エリア１５に前記した（ｌ）
の状態を表わしたデータの書き込みを行う（ステップ■
）。ステップのにおいて読み出すべきデータがないと判
別したときには（Ｎ）、読み出しの処理を行わない。
以上、第１のコンピュータ１２から第２のコンビューク
１３に対するデータの転送について説明したが、第２の
コンピュータ１３から第１のコンピュータ１２へのデー
タの転送についても同様な処理動作でこれを行うことが
できる。
１３に対するデータの転送について説明したが、第２の
コンピュータ１３から第１のコンピュータ１２へのデー
タの転送についても同様な処理動作でこれを行うことが
できる。
以上説明したように本発明によれば、２ボートメモリに
転送用データ格納領域の他にタイミング制御用データ格
納領域（タイミング制御エリア）を設けたので、ここに
各メモリの書き込みの状態を示すデータを格納すること
によって余計な回路を設けることなくタイミング制御を
行うことができる。したがって、２ポートメモリを使用
したコンピュータシステムの構或を簡略化し、コストの
低減を図ることができるという効果がある。
転送用データ格納領域の他にタイミング制御用データ格
納領域（タイミング制御エリア）を設けたので、ここに
各メモリの書き込みの状態を示すデータを格納すること
によって余計な回路を設けることなくタイミング制御を
行うことができる。したがって、２ポートメモリを使用
したコンピュータシステムの構或を簡略化し、コストの
低減を図ることができるという効果がある。
図面は本発明の一実施例を説明するためのもので、この
うち第ｌ図は２ポートメモリを使用したコンピュータシ
ステムのシステム構或図、第２図は２ボートメモリへの
データの書き込み時の制御を示した流れ図、第３図は２
ボートメモリからデータを読み出す場合の制御を表わし
た流れ図である。 １１・・・・・・２ボートメモリ、 １２・・・・・・第１のコンピュータ、ｌ３・・・・・
・第２のコンピュータ、ｌ４・・・・・・転送用データ
格納領域、１５・・・・・・タイミング制ｉ卸エリア。
うち第ｌ図は２ポートメモリを使用したコンピュータシ
ステムのシステム構或図、第２図は２ボートメモリへの
データの書き込み時の制御を示した流れ図、第３図は２
ボートメモリからデータを読み出す場合の制御を表わし
た流れ図である。 １１・・・・・・２ボートメモリ、 １２・・・・・・第１のコンピュータ、ｌ３・・・・・
・第２のコンピュータ、ｌ４・・・・・・転送用データ
格納領域、１５・・・・・・タイミング制ｉ卸エリア。
Claims (1)
- 【特許請求の範囲】 ２つのコンピュータが互いに独立して転送用データの書
き込みと読み出しを行うために設けられた転送用データ
格納領域と、 これらのコンピュータの書き込みと読み出しのタイミン
グを制御するタイミング制御用データを格納するタイミ
ング制御用データ格納領域 とを独立した領域として具備することを特徴とする２ポ
ートメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18729489A JPH0353318A (ja) | 1989-07-21 | 1989-07-21 | ２ポートメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18729489A JPH0353318A (ja) | 1989-07-21 | 1989-07-21 | ２ポートメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353318A true JPH0353318A (ja) | 1991-03-07 |
Family
ID=16203480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18729489A Pending JPH0353318A (ja) | 1989-07-21 | 1989-07-21 | ２ポートメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5582435A (en) * | 1994-07-27 | 1996-12-10 | Toyoda Gosei Co., Ltd. | Resin pipe provided with retainer fitting |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887645A (ja) * | 1981-11-20 | 1983-05-25 | Hitachi Ltd | 計算機間交信方式 |
| JPS63142455A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 半導体記憶装置 |
-
1989
- 1989-07-21 JP JP18729489A patent/JPH0353318A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887645A (ja) * | 1981-11-20 | 1983-05-25 | Hitachi Ltd | 計算機間交信方式 |
| JPS63142455A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5582435A (en) * | 1994-07-27 | 1996-12-10 | Toyoda Gosei Co., Ltd. | Resin pipe provided with retainer fitting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353318A (ja) | ２ポートメモリ | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS61256478A (ja) | 並列処理計算機 | |
| JPH02132543A (ja) | 情報処理装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JP2940722B2 (ja) | 開発支援システム | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| JPS63168720A (ja) | メモリバツフア装置 | |
| JPS5983235A (ja) | プロセツサ間のインタ−フエ−ス方式 | |
| JPS6280754A (ja) | メモリアクセス制御装置 | |
| JPS59128621A (ja) | Ｄｍａ制御装置 | |
| JPH0351907A (ja) | コンピュータシステム | |
| JPH04248655A (ja) | 情報処理装置 | |
| JPS63178320A (ja) | マルチウインドウ表示装置 | |
| JPS62274456A (ja) | Ｆｉｆｏメモリ読取装置 | |
| JPS63228359A (ja) | デ−タ転送制御方式 | |
| JPS61204759A (ja) | 情報処理装置 | |
| JPS61276042A (ja) | メモリ制御装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPS6353588A (ja) | 表示装置 | |
| JPH0293585A (ja) | 表示メモリ制御装置 | |
| JPH02275526A (ja) | 高速データ転送回路 |