JPH01214028A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH01214028A
JPH01214028A JP63039849A JP3984988A JPH01214028A JP H01214028 A JPH01214028 A JP H01214028A JP 63039849 A JP63039849 A JP 63039849A JP 3984988 A JP3984988 A JP 3984988A JP H01214028 A JPH01214028 A JP H01214028A
Authority
JP
Japan
Prior art keywords
circuit
lead terminals
wiring board
electrodes
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63039849A
Other languages
English (en)
Inventor
Yoshitaka Watanabe
渡辺　義隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63039849A priority Critical patent/JPH01214028A/ja
Publication of JPH01214028A publication Critical patent/JPH01214028A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路に関し、特に所定の回路が形成さ
れな回路配線基板の各電極と、外部回路との信号の伝達
を行う各リード端子との間を接続する接続配線とを備え
、これらを樹脂封止する構造の混成集積回路に関する。
。 〔従来の技術〕 従来、この種の混成集積回路は、第２図に示すように、
放熱用フレーム１上に接着剤２により貼り合わされ、所
定の回路が形成された回路配線基板３と、この回路配線
基板３の回路と外部回路との間の信号の伝達を行う複数
のリード端子４と、これら各リード端子４と対応する回
路配線基板３上の電極３１とをそれぞれ接続する金属細
線７とを備え、これらを外装樹脂６で封止成型する構造
となっていた。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路は、回路配線基板３の各電
極３１と各リード端子４との間をそれぞれ金属細線７で
接続した後、外装樹脂６で封止成型する構造となってい
るので、外装樹脂成型時に金属細線７等に応力が加わり
、金属細線７が断線しやすいという欠点がある。
本発明の目的は外装樹脂成型時における回路配線基板の
各電極と各リード端子間の接線配線の断線を防止するこ
とができる混成集積回路を提供することにある。
〔課題を解決するための手段〕
本発明の混成集積回路は、所定の回路が形成されこの回
路と接続する複数の電極を備えた回路配線基板と、前記
回路と外部回路との間の信号の伝達を行う複数のリード
端子と、これらリード端子と前記回路配線基板の電極と
の間に設けられ、これら各リード端子と対応する前記回
路配線基板の電極とをそれぞれ接続するパターン配線を
備えたフレキシブル配線板とを有している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例を示す断面図である。
回路配線基板３には、所定の回路が形成され、この回路
と接続する複数の電極３１が設けられ、放熱用フレーム
１上に接着剤２により貼り合わされている。
この回路配線基板３の各電極と、回路配線基板３の回路
と外部回路との間の信号の伝達を行う複数のリード端子
４との間には、回路配線基板３の各電極３１と対応する
リード端子４とをそれぞれ溶接接続する複数のパターン
配線を備えたフレキシブル配線板５が設けられている。
そして、これら放熱用フレーム１１回路配線基板３及び
フレキシブル配線板５と、各リード端子４の一部は、外
装樹脂６により封止成型された構造となっている。
従って、電極３１とリード端子４との間に設けられたフ
レキシブル配線板５は、従来の金属細線のように１本１
本でなく、しかもフレキシブル基板の強度と溶接接続に
よる強度とにより、外装樹脂６の封止成型の際の応力に
十分耐えることができ、電極３トリード端子４簡の断線
を防止することができる。
〔発明の効果〕
以上説明したように本発明は、回路配線基板の電極とリ
ード端子との闇の接続をフレキシブル配線板により行う
構造とするこにより、外装樹脂封止成型時の応力による
回路配線基板の電極とリード端子との間の接続を強固に
することができ、断線を防止することができる効果があ
る。
また、電極及びリード端子とフレキシブル配線板のパタ
ーン配線との接合を溶接により行うことにより、これら
電極及びリード端子間の接続をより強固にすることがで
きる効果もある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図は従来
の混成集積回路の一例を示す断面図である。 １・・・放熱用フレーム、２・・・接着剤、３・・・回
路配線基板、４放熱用フレーム、５・・・フレキシブル
配線板、６・・・外装樹脂、７・・・金属細線、３１・
・・電極。

Claims (1)

    【特許請求の範囲】
  1. 所定の回路が形成されこの回路と接続する複数の電極を
    備えた回路配線基板と、前記回路と外部回路との間の信
    号の伝達を行う複数のリード端子と、これらリード端子
    と前記回路配線基板の電極との間に設けられ、これら各
    リード端子と対応する前記回路配線基板の電極とをそれ
    ぞれ接続するパターン配線を備えたフレキシブル配線板
    とを有することを特徴とする混成集積回路。
JP63039849A 1988-02-22 1988-02-22 混成集積回路 Pending JPH01214028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63039849A JPH01214028A (ja) 1988-02-22 1988-02-22 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63039849A JPH01214028A (ja) 1988-02-22 1988-02-22 混成集積回路

Publications (1)

Publication Number Publication Date
JPH01214028A true JPH01214028A (ja) 1989-08-28

Family

ID=12564411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63039849A Pending JPH01214028A (ja) 1988-02-22 1988-02-22 混成集積回路

Country Status (1)

Country Link
JP (1) JPH01214028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937462B2 (en) 2002-03-07 2005-08-30 Denso Corporation Electronic control device and manufacturing method for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937462B2 (en) 2002-03-07 2005-08-30 Denso Corporation Electronic control device and manufacturing method for the same

Similar Documents

Publication Publication Date Title
JPS62232948A (ja) リ−ドフレ−ム
JPH01214028A (ja) 混成集積回路
JPS622628A (ja) 半導体装置
JPH01132142A (ja) 半導体装置のパツケージ構造
JPH0237761A (ja) 混成集積回路装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JPS63114150A (ja) 混成集積回路
JP2661115B2 (ja) Ｉｃカード
JPH01273343A (ja) リードフレーム
JP3192238B2 (ja) 半導体装置の組立方法
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0536893A (ja) 混成集積回路
JPH04174548A (ja) リードフレーム
JPH01140648A (ja) 樹脂封止型半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH0384939A (ja) 半導体装置
JP2535573B2 (ja) プラスチック・ピングリッドアレイの製造方法
JP2561415Y2 (ja) 半導体装置
JPS6113650A (ja) 混成集積回路装置
JPH04144161A (ja) 半導体集積回路装置
JPS63131554A (ja) 混成集積回路装置
JPS63305542A (ja) ピングリツドアレイパツケ−ジ
JPH04107846A (ja) 半導体装置
JPH032580A (ja) センサ素子
JPH06260588A (ja) 半導体装置