JPS6113650A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS6113650A
JPS6113650A JP59133723A JP13372384A JPS6113650A JP S6113650 A JPS6113650 A JP S6113650A JP 59133723 A JP59133723 A JP 59133723A JP 13372384 A JP13372384 A JP 13372384A JP S6113650 A JPS6113650 A JP S6113650A
Authority
JP
Japan
Prior art keywords
island
integrated circuit
break
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59133723A
Other languages
English (en)
Inventor
Naoharu Senba
仙波　直治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59133723A priority Critical patent/JPS6113650A/ja
Publication of JPS6113650A publication Critical patent/JPS6113650A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はペースリボンを用いた混成集積回路装置に関す
るものである。
（従来技術） 従来のこの種の混成集積回路装置は第１図に示すように
金属製ベースリボ／１のアイランド部に回路基板または
半導体素子２を接着し必要に応じ、金属細線３を用いて
外部引出端子４に接続を行ない、外装樹脂５により封止
している。しかしながらこの様な構造では、混成集積回
路装置の規模が大きくなればなるほどアイランド部は大
きくなる。
これに伴い、当然、アイランドの熱膨張収縮及び歪みは
大きくなり１回路基板及び半導体素子にクラック、断線
及び熱変形等による特性変動が発生し、品質が不安定と
なる。
（発明の目的） 本発明は従来技術の問題点をなくし、品質の向上及び大
規模な混成縦積回路提供を目的としたものである。
（発明の構成及び実施例） 本発明は金属製ベースリボンのアイランド部に丸穴、角
穴等の欠損部を設けたことを特徴とする混成集積回路装
置に関するものである。
本発明を図面に基づき詳細に説明すると第２図は本発明
の一実施例を示す平面図である。金属製ベースリボン１
′のアイランドには丸穴、角穴等の欠損部６が多数ある
。このアイランド部に回路基板または半導体素子２′を
接着し、必要に応じ金属細線３′を用いて外部引出し端
子４′に接続を行ない。
外装樹脂５′を用いて封止する。本構造（フイランド部
に丸穴、角穴等の欠損部を設けた）を取ることによりア
イランドに発生する熱膨張、収縮及び歪みが欠損部によ
り消去され回路基板あるいは半導体素子に対するストレ
スが軽減される。
（発明の効果） 本発明によれば金属製ベースリボンのアイラントド部に
丸穴、角穴等の欠損部を設けることによりアイランド部
に発生するストレス金軽減し品質の安定した大規模で高
品質の混成集積回路の提供を可能とするものである。
【図面の簡単な説明】
第１図は従来の混成集積回路装置の平面図である。第２
図は本発明による一実施例を示す平面図である。 １．１′・・・・・・金属ペースリボン、２．　２’・
・・・・・回路基板あるいは半導体素子、３，３／・・
・・・・金属細線、４．４１・・・・−・外部引出し端
子、５．５′・・・・・・外装樹脂。 ６・・・・・・欠損部。 第　１　図 第２　図

Claims (1)

    【特許請求の範囲】
  1. 金属製ベースリボンのアイランド部に穴状の欠損部を設
    けたことを特徴とする混成集積回路装置。
JP59133723A 1984-06-28 1984-06-28 混成集積回路装置 Pending JPS6113650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59133723A JPS6113650A (ja) 1984-06-28 1984-06-28 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59133723A JPS6113650A (ja) 1984-06-28 1984-06-28 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS6113650A true JPS6113650A (ja) 1986-01-21

Family

ID=15111401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59133723A Pending JPS6113650A (ja) 1984-06-28 1984-06-28 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS6113650A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293970A3 (en) * 1987-06-03 1989-04-26 SGS-THOMSON MICROELECTRONICS S.p.A. Pad for supporting a chip of an integrated-circuit electronic component
DE102014008587B4 (de) 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293970A3 (en) * 1987-06-03 1989-04-26 SGS-THOMSON MICROELECTRONICS S.p.A. Pad for supporting a chip of an integrated-circuit electronic component
DE102014008587B4 (de) 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung

Similar Documents

Publication Publication Date Title
JPS6113650A (ja) 混成集積回路装置
JPS6143436A (ja) ボンデイング方法
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH0617317Y2 (ja) 混成集積回路の接続構造
JP2822446B2 (ja) 混成集積回路装置
JPH0364934A (ja) 樹脂封止型半導体装置
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JPS5823469A (ja) 複合パワ−トランジスタ
JPS63215058A (ja) 絶縁物封止型半導体装置
JPS61110454A (ja) 混成集積回路装置
JPH04322435A (ja) 半導体装置およびその製造方法
JPH0799276A (ja) 半導体装置
JPH0510362Y2 (ja)
JPH09116080A (ja) リード端子及びそれに用いるリードフレーム
JP2776697B2 (ja) 半導体装置
JPS6228780Y2 (ja)
JPS6365660A (ja) 半導体集積回路装置
JPH03255655A (ja) 半導体装置
JPH04174548A (ja) リードフレーム
JPH02156559A (ja) 混成集積回路
JPH02260551A (ja) 半導体装置
JPS5834953A (ja) 半導体装置
JPH01173746A (ja) 半導体装置の製造方法
JPS6081852A (ja) 半導体装置
JPH0439780B2 (ja)