JPH01215128A - Ｃｒｃ計算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＣＲＣ（ｃｙｃｌｉｃ　ｒｅｄｕｎｄａｎ
ｃｙ　ｃｈｅｃｋ）計算器に関するもので、例えばその
故障診断技術に利用して存効な技術に関するものである
。

〔従来の技術〕

ＣＲＣ計算器（コード発生・検出回路）については、Ｃ
Ｑ出出版社１９番４ 頁９８がある．こ・のＣＲＣ計算器は、ＣＲＣＯ値を保
持するレジスタ群と排他的論理和回路を用いた帰還論理
から構成される。

〔発明が解決しようとする課題〕

上記のＣ’Ｒ　Ｃ計算器では、上記レジスタ群の各ビッ
トを直接的に読み出したり、書き込むような機能は付加
されていない。そのため、ＣＲＣ計算器の故障診断を行
う場合には、長大なテストパターンを生成しなくてはな
らないばかりか、それに伴ってテスト時間が長くなって
し−まう。すなわち、ＣＲＣ計算器を構成するシフトレ
ジスタの各ビットに所望のビットパターンを書き込むた
めには、帰還論理（排他的論理和回路）によりビット列
がどのように変化するかを考慮に入れて、入力ビツト列
を作成する必要があるからである。また、同様にレジス
タの各ビットの内容は、そのシフト動作とともに変化さ
せられるから、各ビットの直接的な読み出しは不可能で
ある。

この発明の目的は、故障診断を容易にしたＣＲＣ計算器
を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、ＣＲＣ計算器を構成するシフトレジスタ間に
設けられる１ないし複数の各排他的論理和回路における
帰還入力側を選択的に固定的な論理レベルにする回路を
設ける。

〔作　用〕

上記した手段によれば、上記固定的な論理レベルにより
排他的論理和回路を実質的に非反転回路として動作させ
ることができる。これによって、ＣＲＣ計算器を隼なる
シフトレジスタとして動作させることができるから、故
障診断のとき任意のビットパターンの書き込み及びその
直接的な読み出しが可能になる。

〔実施例〕

第１図には、この発明をシリアル通信用ＬＳＩに適用し
た場合の一実施例のブロック図が示されている。上記通
信用ＬＳＩは送信部と受信部とからなるが、同図では受
信部が示されている。

シリアル通信ユニットＳＣＵの受信部は、以下の回路か
ら構成される。

シリアルに受信した信号Ｄｉｎは、マルチプレクサＭＰ
Ｘを介してシフトレジスタＳＲに取り込まれる。シフト
レジスタＳＲは、シリアルに取り込んだ受信データをパ
ラレルに変換してＦＩＦＯメモリに伝達する機能と、受
信データをＣＲＣ計算器に転送する機能とを持つ。

インターフェイス回路ＩＮＦは、上記ＦＩＦＯメモリに
取り込まれた受信データを外部のデータバスＢＵＳに伝
える。外部のデータバスには、例えばマイクロプロセッ
サＭＰＵが結合されており、上記インターフェイス回路
ＩＮＦを介してＦＩＦＯメモリのアクセスして受イ３デ
ータを読み出したり、他のメモリ装置に転送させる等の
動作を行う。

第２図には、上記ＣＲＣ計算器の一実施例のブロック図
が示されている。この実施例のＣＲＣ計算器は、その故
障診断を容易にするため、ＣＲＣ・計算機能の他に、単
なにシフトレジスタとして動作を行う機能が付加される
。すなわち、シフトレジスタＳＲから伝えられる入力信
号は、インバータ回路Ｎ２を介して帰還論理を構成する
排他的論理和回路ＥＸ２の一方の入力端子に供給される
。

この排他的論理和回路ＥＸ３の他方の入力は、帰還端子
とされシフトレジスタ部ＳＲ３の出力信号が供給される
。この実施例では、上記排他的論理和回路ＥＸ３の出力
部に、上記シフトレジスタとしての動作を行わせるため
のノアゲート回路Ｃ１が設けられる。このゲート回路Ｇ
１は、シリアルモード信号ＳＭにより制御され、上記排
他的論理和回路ＥＸ３の出力信号を、シフトレジスタ部
ＳＲ１とＳＲ２の間と、シフトレジスタ部ＳＲ２とＳＲ
３との間にそれぞれ設けられる帰還論理を構成する排他
的論理和回路ＥＸＩとＥＸ２に選択的に伝える。上記排
他的論理和回路ＥＸ３の信号信号は、インバータ回路Ｎ
１を介して反転されて上記シフトレジスタ部ＳＲＩの入
力端に伝えられる。

この実施例では、上記シフトレジスタ部ＳＲ３からの出
力信号は、マルチプレクサＭＰＸを介して選択的にシフ
トレジスタＳＲに転送させることが可能にされる。

また、制御回路Ｃ０ＮＴは、インターフェイス回路ＩＮ
Ｆを介してリードＲやライト信号Ｗが供給され、それに
応じてマルチプレクサＭＰＸの切り換え制御信号Ｓ及び
シリアルモード信号ＳＭを形成してＣＲＣ計算器に伝え
る。なお、上記制御回路Ｃ０ＮＴは、ＣＲＣ計算器のシ
フトレジスタ部をリセットさせる制御信号やシフトレジ
スタＳＲのシスト動作に必要なりロックパルス等も形成
する。

通常動作モードでは、マルチプレクサＭＰＸは外部から
のシリアル受信データをシフトレジスタＳＲに伝える伝
送経路を形成する。このようにしてシフトレジスタＳＲ
にシリアルに取り込まれたデータは、パラレルにＦＴＦ
Ｏメモリに転送される。同時に上記受信データは、受信
用のＣＲＣ計算器にシリアルに入力され、ここでＣＲＣ
計算が行われる。上記ＦＩＦＯメそりに取り込まれたデ
ータは、インターフェスイ回路ＩＮＦを通してデータバ
スＢＵＳ上に転送され、マイクロプロセッサＭＰＵ等に
伝えられる。

上記ＣＲＣ計算器の故障診断のとき、例えば通信用ＬＳ
Ｉの出荷時の製品検査においては、以下の手順で上記Ｃ
ＲＣ計算器へのデータの書き込み／読み出しを行いその
機能チエツクを行う。

ＣＲＣ計算器の機能チエツクは、基本的にはＣＲＣ計算
器に入力されたデータと同じデータがＣＲＣ計算器から
読み出されれば、ＣＲＣ計算器には故障が無いというこ
とができる。

ＣＲＣ計算器へのデータを書き込む場合、例えばマイク
ロプロセッサＭＰＵにより、インターフェイス回路ＩＮ
Ｆを通して制御回路Ｃ０ＮＴに書き込み信号Ｗを供給す
る。制御回路Ｃ０ＮＴは、上記書き込み信号Ｗがアクテ
ィブになると、それに応じてシフトモード信号ＳＭをハ
イレベル（論理“１″）のアクティブにする。これによ
って、第２図に示しＣＲＣ計算器のノアゲート回路Ｇ１
の出力信号は、排他的論理和回路ＥＸ３の出力信号に無
関係にロウレベル（論理“０″″）に固定される。これ
により、ノアゲート回路Ｇ１の出力信号を受ける排他的
論理和回路ＥＸｌとＥＸ２は、その帰還入力が論理“０
”に固定されることがら非反転回路と等価の動作を行う
。言い換えるならば、排他的論理和回路ＥＸｌとＥＸ２
は、それぞれシフトレジスタ部ＳＲＩとＳＲ２からシフ
トされた信号が論理“０”なら、一致の論理“Ｏ“を出
力し、論理“１”なら不一致の論理“「”を出力する。

これにより、シフトレジスタ部ＳＲＩないしＳＲ３は、
１つのシフトレジスタを構成するものとなる。

また、上記動作開始に先だってＣＲＣ計算器の各シフト
レジスタ部ＳＲＩないしＳＲ３を論理″０”にリセット
するものであるため、シフトレジスタ部ＳＲ３からは１
６ビツトのデータを書き込む間論理“Ｏ”出力される。

それ故、排他的論理和回路ＥＸ３も上記等価的に非反転
回路として動作する。

書き込み動作のときには、制御信号Ｓによりマルチプレ
クサＭＰＸはシリアルデータ端子Ｄｉｎ側に接続されて
いる。したがって、外部端子からシリアルに任意のビッ
トパターンをシフトレジスタＳＲに供給すれば、それが
そのままＣＲＣ計算器に書き込まれるものとなる。

逆に、ＣＲＣ計算器の各ビットを読み出す場合は、マイ
クロプロセッサＭＰＵにより、インターフェイス回路Ｉ
ＮＦを通して制御回路Ｃ０ＮＴに読み出し信号Ｒを供給
する。制御回路Ｃ０ＮＴは、上記読み出し信号Ｒがアク
ティブになると、それに応じて上記書き込みの場合と同
様にシフトモード信号ＳＭをハイレベル（論理“１”）
のアクティブにする。これによって、ＣＲＣ計算器のシ
フトレジスタ化が行われる。また、制御回路Ｃ０ＮＴは
、マルチプレクサＭＰＸをＣＲＣ計算器側に切り換える
よう制御信号Ｓを変化させる。

この状態で、シリアル通信ユニットＳＣＵを動作状態に
すれば、言い換えるならば、シフドクロフクを発生させ
れば、ＣＲＣ計算器の各ビットは、マルチプレクサＭＰ
Ｘを介してシフトレジスタＳＲに転送される。このよう
にシフトレジスタＳＲに転送されたデータは、パラレル
にＦＩＦＯメそりに転送される。したがって、マイクロ
プロセッサＭＰＵにより、上記ＦＩＦＯメモリの読み出
しを行うことにより上記ＣＲＣ計算器の各ビットをその
まま知ることができる。

上記のような手順により、ＣＲＣ計算器に対して、任意
のビットパターンの書き込みと、ＣＲＣ計算器の全ビッ
トをそのまま読み出すことができるものである。

例えば、通常動作をさせて、その後受信データを停止さ
せてマイクロプロセッサＭＰＵよ、すＣＲＣ計算器の読
み出しを指示すれば、ＣＲＣ計算器の計算結果を読み出
すことも可能である。

また、この実施例では、上記マルチプレクサＭＰＸを設
けて、ＣＲＣａｌ−算器をシフトレジスタ化したときの
出力信号をシフトレジスタに転送させる経路を設けるて
いる。これにより、論理回路の規模を大きくすることな
く、ＣＲＣ計算器の読み出しが行われるものである。例
えば、ＣＲＣ計算器の直接的な読み出しを行うための専
用の読み出し経路を設けるものとしてもよいが、この場
合にはＣＲＣ計算器に対してレジスタ番地を割り当てて
たり、その指定を解読するためのアドレスデコーダが必
要になったり、パラレル読み書き論理、あるいはデータ
バス制御論理等が必要になるため、その分団路が大きく
なるものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）　ＣＲＣ計算器を構成するシフトレジスタ間に設
けられる１ないし複数の各排他的論理和回路における帰
還入力側を選択的に固定的な論理レベルにする回路を設
けることにより、選択的に排他的論理和回路を非反転回
路として動作させることができる。これよって、ＣＲＣ
計算器を単なるシフトレジスタとして動作させることが
できるから、故障診断のとき任意のビットパターンの書
き込み及びその直接的な読み出しが可能になるという効
果が得られる。

（２）上記（１）により、短いテスト時間で高信頼性の
もとにＣＲＣ計算器の診断結果を得ることができるとい
う効果が得られる。

（３）シフトモードでのＣＲＣ計算器の出力信号をマル
チプレクサを設けてシリアル受信データと選択的にシフ
トレジスタに取り込む構成を採ることによって、故障診
断時のＣＲＣ計算器の読み出しビットを既存の回路を利
用して出力させることができる。これにより、回路規模
を大きくすることなく、ＣＲＣ計算器の故障診断を容易
にできるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、ＣＲＣ計算器
が内蔵される半導体集積回路装置において、面積的に余
裕があれば、上記ＣＲＣ計算器に対して特定のレジスタ
番号を与え、任意のビットを直接的に書き込み／読み出
すようにしてもよい。また、ＣＲＣ計算器のビット数は
、前記第２図の実施例のような１６ビツト構成のもの他
、３２ビット等種々の実施形態を採ることができるもの
である。

この発明は、上記シリアル通信ユニットに内蔵されるＣ
ＲＣ計算器の他、ディジタル信号処理装置や磁気ディス
ク制御装置等の半導体集積回路装置に内蔵されるＣＲＣ
計算器として広く利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ＣＲＣ計算器を構成するシフトレジスタ間
に設けられる１ないし複数の各排他的論理和回路におけ
る帰還入力側を選択的に固定的な論理レベルにする回路
を設けることにより、選択的に排他的論理和回路を非反
転回路として動作させることができる。これよって、Ｃ
ＲＣ計算器を単なるシフトレジスタとして動作させるこ
とができるから、故障診断のとき任意のビットパターン
の書き込み及びその直接的な読み出しが可能になり、短
いテスト時間で高信頼性の診断結果を得ることができる
。

【図面の簡単な説明】 第１図は、この発明が適用されたシリアル通信ユニット
の一実施例を示すブロック図、第２図は、この発明が適
用されたＣＲＣ計算器の一実施例を示す回路図である。 ＳＣＵ・・シリアル通信ユニット、ＩＮＦ・・インター
フェイス回路、ＦＩＦＯ・・ＦＩＦＯメモリ、ＳＲ・・
シフトレジスタ、−ＭＰＸ・・マルチプレクサ、Ｃ０Ｎ
Ｔ・・制御回路、ＭＰＵ・・マイクロプロセッサ、、Ｂ
ＵＳ・・外部バス、ＣＲＣ・・ＣＲＣ計算器、ＳＲＩ〜
ＳＲ３・・シフトレジスタ部、ＥＸＩ−ＥＸ３・・排他
的論理和回路、Ｇｌ・・ノアゲート回路、Ｎｌ、Ｎ２・
・インバータ回路

Claims (1)

1. 【特許請求の範囲】 １、ＣＲＣ計算器を構成するシフトレジスタ間に設けら
   れる１ないし複数の各排他的論理和回路における帰還入
   力側を選択的に固定的な論理レベルとする回路を設けた
   ことを特徴とするＣＲＣ計算器。 ２、上記１ないし複数の各排他的論理和回路における帰
   還入力側に固定的な供給される固定的な論理レベルは、
   ＣＲＣ計算器の故障診断動作のときに供給され、排他的
   論理和回路を実質的に非反転回路として動作させるもの
   であることを特徴とする特許請求の範囲第１項記載のＣ
   ＲＣ計算器。 ３、上記ＣＲＣ計算器の出力端子から出力される信号と
   、データ入力端子から供給されるシリアルデータとはマ
   ルチプレクサを介して選択的にシフトレジスタに入力さ
   れ、このシフトレジスタはシリアルに入力されたデータ
   をパラレルに変換してＦＩＦＯメモリに転送する機能と
   、取り込んだシリアルデータを上記ＣＲＣ計算器の入力
   にする機能とを持つものであることを特徴とする特許請
   求の範囲第１又は第２項記載のＣＲＣ計算器。