JPH0342732A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ユーザが使用する動作モードと、製造者（
メーカ）側が出荷時等に使用する動作モードとを区別す
る必要がある１チツプマイクロコンピユータやＤ　Ｓ　
Ｐ　（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓ
ｏｒ）などの半導体集積回路に関するものである。

〔従来の技術〕

第６図（ａ）、　（ｂＬ　（Ｃ）は１チツプマイクロコ
ンピユタの各動作モードの例を説明するためのプロ・７
り図である。図において、２１ば演算・制御を行うＣＰ
Ｕ、２２はデータ処理に必要なデータを一時的に格納す
るＲＡＭ、２３ばデータ処理に必要なプログラムなどの
データを予め格納したＲＯＭ、２４は周辺ロジック回路
、２５はｌ１０（入出力）ホト、２６は設定された動作
モード制御情報に基づきＣＰＵ２１やＲＯＭ２３とデー
タバス（ＤＢ）アドレスバス（ＡＤ）及び制御線（Ｃｎ
ｔｌ）間のゲトを制御する動作モード制御回路であり、
これらが１チツプに内蔵されてｌチップマイクロコンピ
ュータ２０が構成されている。

第６図ｆａ）は１チツプマイクロコンピユータ２０にユ
ーザが使用する個別の回路であるユーザロジック２７が
接続されており、シングルチソプモドを示す。このシン
グルチップモードはユーザが使用する動作モードであり
、マイクロコンピュタ２０のＩ１０ポート２５によりユ
ーザロジック２７を＄ＩＩ４卸したり、このユーザロジ
ック２７よりマイクロコンピュータ２０にデータを入力
したりする動作を行う。この場合のマイクロコンピュタ
２０はＲＯＭ２３に予め格納されたプログラムによって
動作する。

第６図（ｂｌは１チツプマイクロコンピユータ２゜に外
部メモリ２８が接続されており、外部メモリモードを示
す。この外部メモリモードは成る特定のＩ１０ボー１−
２５からアドレスバス、データバス及び若干の制御線の
各データがやりとりされ、外部メモリ２８をアクセスす
る動作である。この場合、プログラムは外部メモリ２８
に格納されており、ＲＯＭ２３は使用されない。

第６図（Ｃ１は１チツプマイクロコンピユータ２゜に検
査装置２９が接続されており、モジュールテストモード
を示す。このモジュールテストモードは、マイクロコン
ピュータ２０のメーカが使用するものである。この場合
、検査装置２９より１チンプマイクロコンピユータ２ｏ
にアドレスデータと制御信号を与え、かつデータバスの
やり取りをして、マイクロコンピュータ２ｏの周辺ロジ
ック２４、ＲＯＭ２３、ＲＡＭ２２等を動作させてマイ
クロコンピュータ２ｏの検査を行う。第６図（ａｌ（ｂ
ｌのモードではＣＰＵ２１が周辺ロジック２４、ＲＯＭ
２３、ＲＡＭ２２等のアクセス制御を行っていたが、第
６図（Ｃ１のモジュールテスト−し−１ではマイクロコ
ンピュータ２ｏの内部ハスからＣＰＵ２１を分離して周
辺ロジック２４、ＲＯＭ２３、ＲＡＭ２２等をテストす
るものである。

第７図（ａｌは第６図（ａ）のシングルチップモー１時
のタイミングチャー１〜であり、第７図（ｂ）は第６図
（ｂ）の外部メモリモート時のタイミングチャー１・で
ある。また、第７図（ｃ）は第６図（Ｃ１のモシュール
テス１〜モート時のタイ尖ングチャートである。シング
ルデツプモード時におけるＩ１０ボート２５の一部は、
他のモード時におけるアドレス信号、ブタ信号、制御信
号などが入出力される構成となったダブルファンクショ
ンのボートとなっている。

第６図（ａ）のシングルチップモード時にはＩ／’０ポ
ト２５はプログラムによってデータを入出力する単純な
ボートとして動作する。第６図（ｂ）の外部メモリモー
ドでは、マイクロコンピュータ２０よりアドレス信号と
制御信号が出力され、データバスは入出力として動作す
る。この時、第６図（ａｌで出力されていたＩ１０ポー
ト２５の値は、出力されなくなる。即ち、Ｉ１０ボート
２５は単純なパスバッファとしての機能のみとなる。第
６図（Ｃ）のモジュルテストモードでは、検査装置２９
から発生したアドレス信号と制御信号をマイクロコンピ
ュタ２０が入力し、データバスは入出力として動作する
。この時も、ボートランチの値の出力はされない。

以上の例に示す動作モードの設定を行うための従来の動
作モード制御回路２６ａを第８図に示す。

第８図において、４１が各動作モードを区別するための
動作モード制御情報を格納する動作モードレジスタ（動
作モード設定手段）であり、１ビット以上のレジスタで
構成される。このレジスタ４１への値の設定は、モード
設定のための専用の入力端子であるモード入力端子４７
へのモード入力値により行われる。モード入力端子４７
ば、複数個設置することもできるが、モー１゛入カレヘ
ルをＯＶ、Ｖｃｃ、２ＸＶｃｃの３レヘル入力として、
レベル判定回路４２に与えることにまりモード入力値を
判定し、モード入力端子４７の個数を減らすことも図ら
れている。

第９図は他の従来の動作モード制御回路２６ｂを説明す
るためのｌチップマイクロコンピュータの要部構成を示
すブロック図である。第９図においては、ソフトウェア
により、動作モー１レジスタ５１をバス６１を介してデ
ータバス５９よりアクセスできる。また、データバス５
９ばデータハスバッファの働きをするボート５８よりチ
ップ外部とインタフェースされる。即ち、動作モードレ
ジスタ５１はモード入力端子５７に入力されるモード入
力レベル（レベル判定回路５２の判定結果６０）により
動作モード制御情報の設定が可能であると共に、データ
バス５９を介して動作士−ド一 制御情報の設定が可能となる構成になっている。

〔発明が解決しようとする課題〕

従来の半導体集積回路は以上のように構成されているた
め、モード設定専用のモード入力端子が少なくとも１個
必要であり、ピン数の制限が非常に厳しい１チツプマイ
クロコンピユータ等の分野では、大きなデメリソ１−と
なる。また、動作モードの種類も増加する傾向にある中
では、従来の１本のみのモード入力だけでは不足するの
で、モード入力端子を複数個にする必要があるなどの問
題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、モード入力端子をなくすとともに、設定可能
な動作モード数も多くすることができる半導体集積回路
を提供することを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体集積回路は、リセット入力が第１
のレベル変化のときは動作モート設定手段に所定の動作
モード制御情報を設定し、リセット入力が第２のレベル
変化のときは人出カポ−１・の所定の端子から入力され
る動作モード制御情報を動作モード設定手段に設定する
動作モード制御手段を備えたもである。

〔作用〕

この発明においては、半導体集積回路が本来有するリセ
ット入力端子を用いて、リセット入力が第１のレベル変
化９例えば０Ｖ−＝Ｖｃｃのときは動作モードレジスタ
等の設定手段に所定の動作モード制御情報を設定するこ
とによりユーザモードが設定され、また、リセット入力
が第２のレベル変化２例えばＯＶ　＝　２　Ｖ　ｃ　ｃ
のときは入出力ホトの所定の端子から入力される動作モ
ード制御情報を動作モード設定手段に設定することによ
りテストモード等の他の動作モードが設定される。

〔発明の実施例〕

第１図（ａｌはこの発明の一実施例に係る１チツプマイ
クロコンピユータの要部構成を示すブロック図であり、
前記第８図、第９図同様、ｃｐｕやＲＡＭ等の構成要素
は省略しである。図において、１３は１チツプマイクロ
コンピユータ、１４はマイクロコンピュータ１３のリセ
ット入力端子、１５ａはマイクロコンピュータ１３のＩ
１０ポート２５の所定の端子に割り当てられたモード設
定端子、１０ａは本実施例による動作モード制御回路で
、１１は動作モードを設定するために動作モード制御情
報を格納する動作モードレジスタ、１２は上記リセット
入力端子１４からのリセット信号のレベルを判定するレ
ベル判定回路、１６はレベル判定回路１２の判定結果に
従って、モード設定端子１５ａから入力された動作モー
ド制御情報を動作モードレジスタ１１に与えるモード設
定制御回路である。また、１８はレベル判定回路１２か
らの出力信号をモード設定制御回路１６に伝えるための
制御線、１９は所定の動作モード制御情報としてユーザ
モードの値を動作モードレジスタ１１に与えるための制
御線、Ｓはモード設定端子１５ａとモード設定制御回路
１６とを接続する信号線である。モード設定端子１５ａ
はりセント解除後の通常動作時には各端子本来の役割と
なるダプルファンクションボートである。

次に動作について説明する。ユーザの使用する動作モー
ドへは、リセット入力端子１４に与えられるリセット入
力のＯＶレヘルをレベル判定回路１２が判定して、制御
線１９を介して動作モードレジスタ１１にユーザモード
の値（動作モード制御情報）を設定する。この後、リセ
ット入力のＯＶからＶｃｃへの立上がり後、リセット状
態が解除され、動作が開始するが、この時、動作モード
レジスタ１１の値は、リセットで設定された値を保持す
る。一方、メーカの使用する動作モードでは、リセット
入力がＯＶ時は、前述のユーザモードと同じであるが、
リセット入力のＯＶから２ＶＣＣの立上がりエツジを、
レベル判定回路１２で判断して、モード設定端子１５ａ
より入力されたデータをモード設定制御回路１６を通し
て動作モードレジスタ１１へ転送する。その後は、動作
モードレジスタ１１の動作モード制御情報によって、Ｃ
ＰＵ２１やＲＯＭ２３等の各々の構成要素の動作モード
が設定され、マイクＩ−１コンビュ０ タ１３は動作を開始する。

なお、動作モードレジスタ１１への初期値設定後、モー
ド設定端子１５ａは通常の機能端子として使用される。

第１図（ｂｌはこの発明の他の実施例を説明するための
１チツプマイクロコンピユータの要部構成を示すブロッ
ク図であり、第１図（ａ）に示す構成要素に対応するも
のには同一の符号を付し、その説明を省略する。第１図
（ｂｌにおいて、１７はデータバスバッファの働きをす
るポート５８の所定の端子に割り当てられたモード設定
端子１５ｂに接続されるデータバスである。すなわち、
第１図（ｂｌは第９図に示す従来回路に本願を適用した
ものであり、データバス本来の働きと、動作モードレジ
スタ１１の初期設定用の働きとを兼用したものである。

次に動作について説明する。ユーザモードの動作につい
ては、前述の一実施例と同しである。メカで使用する動
作モードについても、前述の動作と殆ど同じで、リセッ
ト入力のＯＶから２ＶｃＣの立上がりエツジを、レベル
判定回路１２で判■ 定して、モード設定端子１５ｂであるパスバッファから
入力したデータをデータバス１７を介してモード設定制
御回路１６を通して動作モードレジスタ１１へ転送する
。その後、動作モードレジスタ１１の動作モード制御情
報によって、各々の構成要素の動作モードが設定され、
マイクロコンピュータ１３が動作開始するのも前述と同
しである。

なお、モード設定端子１５ｂは動作モー　ドレシスタ１
１への初期値設定後、通常の機能端子として使用される
。

以上説明したように第１図（ａ）に示す実施例は、主と
してメーカ側が使用する動作モードの設定をリセット入
力のＯＶから２ＸＶＣＣへの立上かりエツジ等の特殊な
信号でモード設定端子よりブタを取り込んで動作モード
レジスタに値をセントするモード設定制御回路を有した
ものである。しタカって、この実施例のマイクロコンピ
ュータは、リセット入力のＯＶから２ＸＶｃｃへの立上
がりエツジ等の特殊な信号で、モード設定端子よりブタ
を取り込んで、動作モードレジスフに値が設■ 定され、希望の動作モードへ入ることができる。

また、第１図（ｂ）に示す実施例は、主としてメカ側が
使用する動作モードの設定をリセット入力のＯＶから２
ＸＶｃｃへの立上がりエツジ等の特殊な信ぢで、データ
バスバッファボート（モード設定端子）より、データバ
スを介してデータを取り込んで動作モードレジスタに値
をセントするモード設定制御回路を有したものである。

したがって、この実施例のマイクロコンピュータは、リ
セット入力のＯＶから２ＸＶＣＣへの立上がりエツジ等
の特殊な信号でデータバスバッファボートよりデータバ
スを介してデータを取り込んで動作モードレジスタに値
が設定され、希望の動作モードへ入ることができる。

第２図は上記各実施例における動作モード制御回路の具
体的回路構成を示す図であり、各実施例ともほぼ同様な
構成となるので、ここでは第１図（ａｌのものについて
示す。図示のように、レベル判定回路１２ば、リセット
入力端子１４からのリセット入力を反転するインバータ
１２ａと、この出３ 力を遅延させる多段インハーク等から戒る遅延−路１２
ｂと、リセット入力の２ＶＣＣ検出のため直列に接続さ
れたＦＥＴ１２ｃ、１２ｄと、これらの接続点の出力を
反転する２段のインノ＼−夕１２ｅ、１２ｆと、この出
力と」二記近延回路１２ｂの出力を入力とするナントゲ
ート１２ｇとから実現される。また、モー　ド設定制御
回路１６は、前記レベル判定回路１２の２段のインバー
タ１２ｅ、１２ｆ間から取り出された値によってモード
設定端子１５ａからの入力をオン・オフする第１ゲート
１６ａと、同じく前記２段のインノ＼り１２ｅ、１２ｆ
間から取り出された値によって上記第１ゲート１６ａの
出力をラッチするう・ノチ回路１６ｂと、前記レベル判
定回路１２のナントゲート１２ｇの出力によって上記う
・ノチ回路１６ｂの出力をオン・オフする第２ゲート１
６Ｃとから実現され、上記各ゲー）１６ａ、１６Ｃはイ
ンバータ１６ｄ、１６ｆとトランスミ・フシコン１５ｅ
、１６ｇとから戒り、う・ノチ回路１６ｂは、上記第１
ゲート１６ａの出力を反転する２段のイ１４ ンハータ１６ｈ、１６ｉと、インバータ１６ｊ及びトラ
ンスミッション１６ｋから成り、前記レベル判定回路１
２の２段のインバータ１２ｅ。

１２ｆ間から取り出された値によって上記２段のインハ
−り１６ｈ、１６ｉの入出力間をオン・オフするゲート
１６１と、上記２段のインバータ１６ｈ、１６４間から
取り出された値を反転して出力するインバーり１６ｍと
から威る。また、動作モードレジスタ１１は、上記モー
ド設定制御回路１６の出力とトランスくソションｌｌａ
を介したデータバス（ＤＢ）の出力が一方の入力に接続
され、リセット入力が他方の入力に接続されたナンドゲ
−１−１ｌ　ｂと、この出力を反転して上記ナンドケー
トＩｌｂの一方の入力に接続するインハタＩＩＣと、上
記ナントゲート１１ｂとインハク１１　Ｃ，間から取り
出された出力をオン・オフするトランスミッションｌｉ
ｄと、この出力を反転する２段のインバータｌｉｅ、ｌ
ｌｆとから実現され、上記２段のインバータｌｉｅ、ｌ
ｌｆの入出力間が接続され、その間の値が取り出されて
動作モード制御信号となる。なお、上記トランスミッシ
ョンｌｌａ、ｌｉｄ及びインバータｌＩＣ１１ｆはソフ
トウェアによる設定時に書込み信号（ＷＲ，ＷＲ）によ
って制御されるもので、前記第６図に示したＲＯＭ２３
に書込まれたプログラムによって設定することによりユ
ーザモードにおいて第６図（ａｌのシングルチップモー
ドから第６図（ｂｌの外部メモリモートに移行すること
ができるもであり、リセットシーケンス時、すなわち初
期設定時はＷＲ−“′Ｌ”となる。

ここで、上記レベル判定回路１２ば、第３図に示すよう
に、リセット入力が０Ｖ−ｉＶｃｃ（第１のレベル変化
）のときはインバータ１２ｅの出力が“Ｈ”、インバー
タ１２ｆの出力が一点鎖線で示すように“Ｌ”のままで
ナンドゲ−１−１２ｇの出力が有為とならないので、モ
ード設定制御回路１６の第１ヶ−１−１６２はオンする
が、第２ゲト１６ｃはオフのままのため、動作モードレ
ジスタ１１はリセット入力で初期化された状態、すなわ
ちパ０”を保持し、ユーザモードを示す動作モード制御
信号が出力される。一方、リセット入力が○Ｖ→２Ｖｃ
ｃ　（第２のレベル変化）のときはインバータ１２ｅの
出力が“Ｉ−”　、インバータ１２ｆの出力が実線で示
すように“■（”となってナントゲート１２ｇの出力が
有為となるので、モード設定制御回路１６の第１ゲート
１６ａはリセット入力が○Ｖのときオンしてモード設定
端子１５ａからの動作モード設定情報（ここでは“１”
）をランチ回路１６ｂに保持し、第２ゲー）１６ｃはリ
セット入力が２ＶＣＣのとき遅延量の間オンしてランチ
回路１６ｂの値を動作モードレジスタ１１に設定するた
め、モード設定端子１５ａから入力されたテストモード
等を示す動作モード制御信号が出力される。

なお、上記第２図では、説明の簡略化のため、動作モー
ドをユーザモードとテストモードの２種類として動作モ
ードレジスタ１１を１ビツトとしたが、動作モードの数
に応じて第２図に示した動作モードレジスタ１１．モー
ド設定制御回路１６及びモード設定端子１５ａが多段に
設けられるも７ ので、２段で４種類、３段で８種類の動作モードが設定
可能となる。

また、第２図では、レベル判定回路１２内の遅延回路１
２ｂを多段インバータとしたが、第４図に示すように、
クロック同期によるものであってもよく、また、モード
設定制御回路１６にランチ回路１６ｂを設けたが、ＯＶ
→２Ｖｃｃの立上りエツジで瞬時にこ［−ド設定端子１
５ａの値を動作モードレジスタ１１に取り込むようにす
ればランチ回路１６ｂは不要となる。

また、第１図（ｂｌに示した実施例の場合ば、デタバス
バソファの働きをするポート５８が、第５図に示すよう
に、読込み用と書込み用にそれぞれインハーク５８ａ、
５８ｂ及びインバータ５８ｃ。

５８ｄが設けられ、それぞれのインバータ５８ｂ。

５８ｄがアドレスデコーダ６２からのＲＤ信号。

ＷＲ倍信号より制御されているので、読込み用のインバ
ータ５８ｄの制御信号としてＲＤ信号の他にリセット入
力を加える必要があり、この場合、新たに信号線Ｓを設
けることなく、モード設定端８ 子１５ｂから入力された動作モード制御情報はボ１−５
８．データバス１７を介して第２図に示したモード設定
制御回路１６の入力に接続される。

以上のように、第１図（ａｌに示す実施例によれば、動
作モードの設定を３値のりセント入力の特殊なレヘル（
例えば２Ｖｃｃ）でモード設定端子のブタを取り込んで
モード設定できるように構成したので、ユーザモードの
他にメーカ側の動作モードを自由度を上げて設定できる
効果がある。また、第１図（ｂｌに示す実施例によれば
、もともと動作モドレジスクがデータバスよりアクセス
可能なマイクロコンピュータにおいて動作モー　ドの設
定を３値のリセット入力の特殊なレヘルでデータバスハ
ソファからデータバスを介して設定できるように構成し
たので、第１図（ａ）の実施例の効果に加えて、必要な
信号配線の面積をデータバスの兼用によって軽減できる
効果がある。

なお、上記実施例では、本願を１チツプマイクロコンピ
ユータについて適用したが、ＤＳＰ等の半導体集積回路
に適用してもよい。また、リセット入力の２ＸＶＣＣレ
ヘル検出で説明したが、他の電圧レベルの検出でも３値
入力が可能な回路であれば置き換えることができる。

〔発明の効果〕

以上のよ・うに本発明によれば、リセット入力が第１の
レベル変化のときは動作モード設定手段に所定の動作モ
ード制御情報を設定し、リセット入力′が第２のレベル
変化のときは人出カポ−１〜の所定の端子から入力され
る動作モード制御情報を動作モード設定手段に設定する
動作モード制御手段を備えたので、モード設定専用の入
力端子を不要とするとともに、動作モードを数多く設定
できるという効果が得られる。

【図面の簡単な説明】

第１図（ａ）はこの発明の一実施例に係る１チツプマイ
クロコンピユータの要部構成を示すブロック図、第１図
（ｂｌは他の実施例に係る１チツプマイクロコンピユー
タの要部構成を示すブロック図、第２図は実施例の具体
的回路構成図、第３図、第４図は実施例のタイピングチ
ャ−１・、第５図は第１図（ｂ）の実施例の一部を示す
回路図、第６図（ａｌはシングルチップモード時の１チ
ツプマイクロコンピユータの要部構成を示すブロック図
、第６図（ｂｌは外部メモリモード時の１チツプマイク
ロコンピユタの要部構成を示すブロック図、第６図（Ｃ
）はモジュールテストモード時の１チツプマイクロコン
ピユータの要部構成を示すブロック図、第７図（ａ）は
第６図（ａ）の構成に対するタイミングチャート、第７
図（ｂ）は第６図ｆｂ）の構成に対するタイミングチャ
ート、第７図（Ｃ１は第６図（Ｃ１の構成に対するタイ
ミングチャート、第８図は従来の１チツプマイクロコン
ピユータの要部構成を示すブロック図、第９図は別の従
来の１チツプマイクロコンピユータの要部構成を示すブ
ロック図である。 １０ａ、１０ｂ・・・動作モード制御回路（動作モード
制御手段）、１１・・・動作モードレジスタ（動作モー
ド設定手段）、１２・・・レベル判定回路、１３・・・
１チツプマイクロコンピユタ（半導体集積回路〉、１４
・・・リセット入力端子、１５ａ、１５ｂ・・・モード
設定端子、１ ■ ・・モ ト設定制御回路、 ２５゜ ８ ・Ｉｌｏ ポ ト （入出力ボ ト）

Claims (1)

1. 【特許請求の範囲】 動作モード設定手段に設定された動作モード制御情報に
   基づきユーザモードやテストモード等の複数の動作モー
   ドが設定される半導体集積回路において、 リセット入力が第１のレベル変化のときは動作モード設
   定手段に所定の動作モード制御情報を設定し、リセット
   入力が第２のレベル変化のときは入出力ポートの所定の
   端子から入力される動作モード制御情報を動作モード設
   定手段に設定する動作モード制御手段を備えたことを特
   徴とする半導体集積回路。