JPH01215542A - プリンタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータグラフィック分野、ＶＴＲやス
テイルビデオカメラ等のビデオシステム分野のハードコ
ピー装置等に広く応用できる多階調記録可能な画像プリ
ンタの階調制御が可能なプリンタ装置に関するものであ
る。

従来の技術 従来、多階調記録の可能な画像プリンタには、記録ドツ
ト数の多少で中間調を表現する面積階調方式と、記録エ
ネルギや時閉により一画素内での濃度や面積を制御する
濃度階調方式と、両者を組み合わせたものに分けられる
。

面積階調方式は、一画素を複数のドツトで構成するもの
で、−画素内で階調を表現することが難しい熱溶融転写
方式、インクジェット方式、電子写真方式等のプリンタ
で用いられている。

濃度階調方式としては、近年、写真ライクな高画質ハー
ドコピーを実現する方法として注目されている染料イン
クを用いた熱昇華転写方式がある。

この方式は、発熱素子への印加エネルギを変調すること
により濃度階調による階調記録ができるものである。ま
た、熱溶融転写方式でも、記録材料やヘッド発熱体の形
状の工夫で一画素内での階調記録が可能な方式が提案さ
れている。これらの記録方式はヘッドに与える印加電力
のパルス幅を段階的に変化させることにより、印加重力
を可変し記録濃度を制御している（特開昭５９−０９１
７７２号公報）。

また、面積階調と濃度階調を併用したものには特開昭６
２−８８４７６号公報がある。

発明が解決しようとする課題 しかしながら従来の面積階調方式で画像の階調数を上げ
るためには、ラインヘッドのドツト面積を小さくして、
一画素を構成するドツト数を多くしなければならず、こ
のため、単位長さ当りのドツト数を多くした高密度のラ
インヘッドが必要となり、製造コストおよび実装コスト
が非常に高くなっていた。また、副走査の記録ライン数
も増加するため記録時間が長くなるとともに、用紙送り
の精度もドツトと同様の精度が要求され、メカ製造の面
からも難しくなり、非常に小さなドツトを安定に記録再
現させることは困難で、思うように階調数を増加させる
ことができないという問題を有していた。

一方、濃度階調方式では、画像の階調数を上げるために
は、同一ドツトを階調数に応じた回数だけ印字出力しな
ければならず、駆動回路やメモリの速度の制限から記録
時間が長くなる。１ドツト当りの印加エネルギの制御を
非常に細かく行なわなければならないため、画素毎の記
録特性のバラツキが非常に少ないサーマルヘッドが必要
になり、やはりコストが非常に高くなる。回路的に印加
エネルギの制御を非常に細かく制御しても、その精度で
安定な濃度階調を得ることは困難で、思うように階調数
を増加させられないという問題を有していた。

また、面積階調と濃度階調を併用した方式では、面積階
調に比べると、マトリクスサイズが小さくなるためライ
ンヘッドのドツト数は少なくなるが、画素毎の記録特性
のバラツキの少ないラインヘッドが必要になる。濃度階
調と比べると、画素毎の記録特性のバラツキに間しては
有利だがラインヘッドのドツト数は多くなる。現実に解
像度と記録特性のバラツキとの両立するラインヘッドは
やはり高価である。また、受像紙の表面性や転写紙の厚
み等の点から、ドツトの面積を小さくすると一画素内で
の面積階調や濃度階調特性が悪化するため、やはり思う
ように階調数を増加させられないという問題を有してい
た。

本発明は、これらの問題点に鑑みて、ラインヘッドのド
ツト数、副走査の記録ライン数、パルス幅制御のステッ
プ数を増加させることなく、ざらに画素毎の記録特性の
バラツキも同等のラインヘッドを用いて、記録階調数を
安定に増加させることができる記録方式を提案すること
を目的としている。

課題を解決するための手段 本発明は、上記問題点を解決するため、一画素あたり複
数のビットで構成された階調情報を記憶するメモリと、
前記メモリに格納されている階調情報の上位にビットに
応じて最大２にステップの通電パルスを発生する通電パ
ルス発生手段と、ライン方向に２ｍ１画素と送り方向に
２０画素でブロックを構成し、前記ブロック内でのライ
ン方向ｍビットと送り方向ｎビットの位置情報と、前記
メモリに格納されている階調情報の下位ｍ＋ｎビットに
より、所定の条件に従い前記通電パルス発生手段の出力
通電パルスをｌステップ増加させる通電制御手段とを備
えている。

作用 本発明は、階調情報の上位にビットによる２に階調を通
電パルス幅制御による濃度階調で一画素単位で実現し、
階調情報の下位ｍ＋ｎビットによる階調数の拡大は、縦
横２”Ｘ２ｎ画素のマトリクスによる面積階調で実現す
るものである。

つまり、一画素単位の解像度では２に階調しか表現でき
ないが、ライン方向は２”画素、送り方向は２ｎ画素単
位で見るとｔ；２　ｋ＋ｍ＋ｎ階調が表現できることに
なる。

また、一画素あたりの通電パルス幅は、階調情報の下位
ｍ＋ｎビットとマトリクス内の画素の位置によフてはｌ
ステップの切上げが行なわれるが、１ステツプは最大パ
ルス幅の１／２にであるため、たとえ切上げられても２
に階調は確保できているため、２に階調の階調数を表現
できる解像度は、濃度階調のみによる場合と変わらない
。したがって、本発明によるマトリクスを導入したから
といって２値の場合のデイザのような解像度の劣化を招
くことはない。

さらに、解像度の高い小さな面積の領域では階調性に対
して鈍感であり、解像度の低い大きな領域では階調性に
対して敏感であるという人間の視覚の性質を利用すると
、ｋが４以上即ち１６階調以上あり、記録画素の解像度
がｐドラ）／ｍｍのときにｎとｍがｌ　ｏｇ２ｐ以下の
場合には、一画素単位で実質２　ｋ＋ｅ＋ｎ階調の記録
を行なった場合と同等の画像が記録できる。

即ち、画素の大きさと人間の視覚における明視距離との
関係から、画像中の空間周波数が高く解像度が要求され
る部分、即ち、画素毎に濃度が異なる部分では画素毎に
１６階調以上あれば十分であり、画像中の空間周波数が
低く同じ濃度の画素が集中している部分では６４階調以
上は必要である。これは、人間が大きな面積でなだらか
に濃度が変化する画像の階調の切り換わる所の偽輪郭に
よって階調性の良し悪しを判別しているからであり、一
画素単位では１６階調以上あれば判別は難しい。

例えば、６ドツト／ｍｍでｎとｍが各々２の場合、６ド
ツ）／ｍｍの解像度では１６階調、３ドツ）／ｍｍの解
像度では６４階調、１．５ドツト／ｍｍの解像度では２
５６ＲＷ調が得られることになるが、画像としては、一
画素単位では実質２５６階調記録した場合と何ら差が無
いことになる。

したがって、本発明によれば、ラインヘッドのドツト数
がそのままでよく、副走査の記録ライン数が増加しない
ため記録時間も長くならず、パルス幅制御により階調数
を上げなくてよいためラインメモリやヘッド駆動ＩＣに
対する速度が要求されず、ラインヘッドのバラツキも同
等でよく、一画素の面積が小さくならないため記録され
る画素形状が不安定にならず記録階調数を安定に増加さ
せることかできる。

実施例 以下、本発明の実施例について図を用いて説明する。こ
こでは、１ラインが２５６画素、ｋ＝４即ちパルス幅制
御で１６階調、ｎとｍが各々２で４×４のマトリクスを
形成し２５６階調の記録を行なう場合竪ついて述べる。

第１図は、本発明の一実施例のプリンタ装置のブロック
図である。

図中、ｌは２５６ドツトのラインヘッド、２はラインヘ
ッドｌに対応する２５６個のドライブ回路、３はライン
ヘッド１に対応する２５６ビツトのラッチ、４はライン
ヘッドｌに対応する２５６ビツトのシフトレジスタ、５
は１ライン分のデータを記憶するｌアドレスが８ビツト
で２５６バイトのラインメモ菖へ　６はラインメモリ５
に８ビットのアドレスを与えｌライン分のデータをシリ
アルに送出させるアドレスカウンタ、７はアドレスカウ
ンタ６とシフトレジスタ４に与える共通のクロックを与
えるとともに、ｌライン分のデータの転送後、ラッチ３
へのロードパルスを送出するクロック発生手段、８はｌ
ライン分のデータを読み出した後カウントアツプする４
ビツトの階調カウンタ、１０はラインのカウントをする
２ビツトのラインカウンタ、１１はアドレスカウンタの
下位２ビツト（ＡＯ，ＡＩ）とラインカウンタの２ビツ
ト（ＣＯ，ＣＩ）をアドレスとし４ビツトのデー９　（
ＦＯ，Ｆｌ、Ｆ２．Ｆ３）　を出力すルＲＯＭ、１２は
ＲＯＭＩＩの出力とラインメモリ５のデータの下位４ビ
ツト（Ｄｏ、ＤＩ、Ｂ２．Ｂ３）を比較する第２のコン
パレータ、１３はコンパレータ１２の比較出力すとライ
ンメモリ５のデータの上位４ビツトを加算し５ビツトの
データ（ＥＯ。

Ｅｌ、Ｆ２．Ｆ３．Ｆ４）を出力する加算器、９は階調
カウンタ８の出力（ＢＯ，Ｂｌ、　　Ｂ２．　　Ｂ３）
と加算器１３の出力を比較しシフトレジスタ４にシリア
ルデータを送出する第１のコンパレータである。

階調カウンタ８と第１のコンパレータ９とで通電パルス
発生手段を構成しており、アドレスカウンタ６とライン
カウンタ１０とＲＯＭＩＩと第２のコンパレータ１２と
で通電制御手段を構成している。

ラインメモリ５には８ビツト２５６階調のデータが書き
込まれておりアドレスカウンタ６により与えられる８ビ
ツトのアドレスにより２５６画素分連続で読み出される
。アドレスカウンタ６が一巡し、ラインメモリ５の内容
が全て読み出されると、階調カウンタ日の出力が１だけ
増加し、再度ラインメモリ５の内容を最初から読み出す
。

ラインメモリ５の出力の上位４ビツトと第２のコンパレ
ータ１２の出力すを加算器１３で加算した５ビツトのデ
ータと階調カウンタ日の出力は、第１のコンパレータ９
で大小比較され出力Ｃには加算器１３の出力が階調カウ
ンタ８の出力より大きいときのみｌがシフトレジスタ４
に送られる。

つまり、第２図のＴにあたる周期を階調カウンタ８の段
数できまる１６回の繰返しで記録を行なう訳であり、そ
の時ラインメモリ５からは短周期同じデータが読み出さ
れている。しかし、１周期毎に階調カウンタ８の値が増
加してゆくので、ラインメモリ５の出力に加算器１３で
切上げ信号すを加算した出力が階調カウンタ８の値以下
になったものから、第１のコンパレータ９の出力Ｃは０
になってゆく。したがって常にｂ＝ｏと考えると、ラッ
チ３の出力はラインメモリ５の対応するデータの上位４
ビツトに比例して、最小分解能Ｔで１６段階にパルス幅
をコントロールできる。

第２図は、本実施例のタイムチャートである。

ＢＯから８３は階調カウンタ８の出力であり、ＨＯから
Ｈ２５５はシリアルデータＣの内、各々のヘッドの画素
に対応するデータを抜き出して図示している。したがっ
て、各周期Ｔの閏のＨＯからＨ２５５を縦に見てゆくと
、シリアルデータＣになる。

画素Ｏに記録する階調が６の場合、ｂがＯならＩ　Ｏは
、周期Ｏから周期５の６Ｔの間１になり、画素０に対し
てパルス幅６Ｔで記録を行なう。ｂが１の場合はパルス
幅７Ｔになる。同様に画素１は階調Ｏ１画素２は階調１
５、画素２５５は階調１３の場合を図示している。いず
れの場合も、画素毎の通電パルス幅は、切上げ信号すが
１のときは、０のときよりＴだけ長くなる。

次に、通電制御手段の動作について述べる。

通電制御手段は、ＲＯＭＩＩと第２のコンパレータ１２
から構成されている。ＲＯＭＩＩは、アドレスカウンタ
６の下位２ビツト（ＡＯ，ＡＩ）とラインカウンタ１０
の下位２ビツト（ＣＯ，Ｃ１）で表わされる４画素×４
画素のブロック内の位置に対応する敷居値情報が書き込
まれている。

この敷居値情報の一例を第３図（ａ）に示す。

上記４画素×４画素のブロック内の位置に対応する４ビ
ツトの敷居値情報（ＦＯからＦ３）とラインメモリ５の
下位４ビツト（ＤＯからＤ３）とを第２のコンパレータ
１２で比較し後者が大きいときのみ切上げ信号すを１に
し、その画素のパルス幅をＴだけ長くする。このＲＯＭ
ＩＩ内のマトリクスにより、縦横４画素単位より空間周
波数の低い領域では、階調数を１６倍に拡大し２５６階
調にする働きをする。逆に、階調数が１２８で良いと考
えると、ＲＯＭＩＩ内のデータのＦＯ１ｔ′！Ｆ＃。

視すればよい。このとき敷居値情報は第３図すのように
になり、マトリクスは２×４または４×２と考えられる
。同様に、階調数を６４とするとＦＯ，Ｆｌを無視して
第３図Ｃのようになり、２×２のマトリクスになる。階
調数を３２とすると第３図ｄのようになり２Ｘ１または
ＩＸ２のマトリクスになる。最後に階調数を１６とする
と敷居値情報第３図ｅのようになりＩＸＩのマトリクス
即ち全画素同一と考えられる。

従って、本実施例のマトリクスを用いると解像度と階調
数の積が一定という関係が実現できる。

この関係は、解像度の高い小さな面積の領域では階調性
に対して鈍感であり、解像度の低い大きな領域では階調
性に対して敏感であるという人間の視覚の性質と一致し
ている。

解像度（１ｍｍ平方中のドツト数）に対する階調数の関
係を図示したものが第４図である。パルス幅制御による
濃度階調だけでは図中のＡの領域の画像しか再現できな
かったが、本発明によりＡ＋Ｂ＋Ｃ＋Ｄ＋Ｅの領域の画
像の再現が行なえることを示している。

また、記録画素密度がｐドラ）／ｍｍのときｎとｍをＩ
ｏｇ２ｐ以下に設定し、ｌ（を４以上に設定する場合、
例えば、記録画素の解像度が６ドツト／ｍｍでに＝４、
ｎ＝２、ｍ＝２である本実施例の場合、２５ｃｍ程度の
明視距離以上で見ると、図中ＯＦの領域は人間の視覚で
は極めて認識しずらい。特に、ｋを５以上にするとＦの
領域め判別は距離にかかわらず認識できなくなる。

したがって、上記条件を満たしている場合は、実質的に
はＦの領域をも再現できる一画素あたり２５６階調の記
録できる装置で記録した画像と同等になるため、本発明
のプリンタ装置を一画素あたり２５６階調の記録できる
装置として用いても同等問題はない。

尚、本実施例では、全ての信号を正論理としているが、
同時にコンパレータの比較条件を変えれば、負論理で構
成することもできる。

通電パルス発生手段の出力パルス幅をｌステップ伸ばす
ために、第１のコンパレータ９の入力に加算器１３を用
いているが、第１のコンパレータ９自身に１ステップ長
いパルスが出力されるような比較条件をも有するものを
用い、ｂによって切り換えてもよい。

敷居値マトリクスをＲＯＭＩＩを用いて実現しているが
、同様の入出力特性であればワイヤロジックで構成する
こともできる。

本実施例では、ラインヘッドにシリアル人力を１本だけ
有するものを用い、分割駆動をしてないが、分割駆動を
しても本発明の効果には何等変わりはない。

発明の効果 従来のパルス幅による通電時間制御により階調記録を行
なっていたプリンタ装置に対して、本発明を導入するこ
とにより、極めて簡単に階調数を数倍以上に増加させる
ことができる。しかも、ラインヘッドのドツト数を増や
す必要がなく、かつラインメモリやヘッド駆動ＩＣに対
する速度もそのままでよいためコストアップにならず、
副走査の記録ライン数を増やす必要がないため記録時間
が増加せず、一画素の面積が小さくならないため記録さ
れる画素膜状が不安定にならず高階調数の画像を安定に
記録できる。

また、逆にパルス幅による通電時間制御によりＦａ調記
録の階調数を減らしてコストダウンを計りながら、本発
明により逆に階調数を向上させることが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるプリンタ装置の構成
を示すブロック図、第２図は同タイミングチャート、第
３図は敷居値マトリクスの説明図、第４図は解像度と階
調数の関係を表わす特性図である。 １・・・ラインヘッド、２・・・ドライブ回路、３・・
・ラッチ、４・・・シフトレジスタ、５・・・ラインメ
モリ、６・・・アドレスカウンタ、７・・・クロック発
生手段、８・・・階調カウンタ、９・・・第１のコンパ
レータ、ｌＯ・・・ラインカウンタ、１１・・・ＲＯＭ
、１２・・・第２のコンパレータ、１３・・・加算器、
２０・・・通電制御手段、２ｍ・・・通電パルス発生手
段。 代理人の氏名　弁理士　中尾敏男　はか１名第３図 ｔＯＪ

Claims (1)

【特許請求の範囲】
1. 画像情報の記録を行なうヘッドと、一画素あたり複数の
   ビットで構成された階調情報を記憶するメモリと、前記
   メモリに格納されている階調情報の上位ｋビットに応じ
   て最大２＾ｋ（ｋは正整数）ステップの通電パルスを発
   生する通電パルス発生手段と、ライン方向に２＾ｍ（ｍ
   は正整数）画素と送り方向に２＾ｎ（ｎは正整数）画素
   でブロックを構成し、前記ブロック内のライン方向ｍビ
   ットと送り方向ｎビットの位置情報と、前記メモリに格
   納されている階調情報の下位ｍ＋ｎビットにより、所定
   の条件に従い前記通電パルス発生手段の出力通電パルス
   を１ステップ増加させる通電制御手段とを備え、階調記
   録を行なうプリンタ装置。