JPH012155A - 外部記憶装置の書込み制御方法 - Google Patents
外部記憶装置の書込み制御方法Info
- Publication number
- JPH012155A JPH012155A JP62-156558A JP15655887A JPH012155A JP H012155 A JPH012155 A JP H012155A JP 15655887 A JP15655887 A JP 15655887A JP H012155 A JPH012155 A JP H012155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- external storage
- cache memory
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機システムにおける外部記憶装置の
書込み制御方法に係り、特に外部記憶装置をキャッシュ
メモリ付の制御装置を用いて制御する場合、外部記憶装
置の書込み処理の性能を向上させるのに好適な書込み制
御方法に関する。
書込み制御方法に係り、特に外部記憶装置をキャッシュ
メモリ付の制御装置を用いて制御する場合、外部記憶装
置の書込み処理の性能を向上させるのに好適な書込み制
御方法に関する。
電子計算機システムにおける外部記憶装置、例えばディ
スク記憶装置等の性能を向上させる為に、制御装置内に
半導体メモリから構成されるキャッシュメモリを有する
キャッシュメモリ付制御装置が、広く使用されている。
スク記憶装置等の性能を向上させる為に、制御装置内に
半導体メモリから構成されるキャッシュメモリを有する
キャッシュメモリ付制御装置が、広く使用されている。
このキャッシュメモリには使用頻度の高いデータを格納
しておき、上位装置からの該データの読取り指令に対し
ては、外部記憶装置から読取らず、キャッシュメモリか
ら読出して上位装置へ転送することにより半導体メモリ
のアクセスタイムでアクセス可能となり高速のデータ処
理が可能となる。一般にディスク記憶装置のアクセスタ
イムは数十m秒必要であるが、半導体メモリのアクセス
タイムは数百n秒であり。
しておき、上位装置からの該データの読取り指令に対し
ては、外部記憶装置から読取らず、キャッシュメモリか
ら読出して上位装置へ転送することにより半導体メモリ
のアクセスタイムでアクセス可能となり高速のデータ処
理が可能となる。一般にディスク記憶装置のアクセスタ
イムは数十m秒必要であるが、半導体メモリのアクセス
タイムは数百n秒であり。
105程度の差がある。
上記した様に、従来のキャッシュメモリ付の制御装置は
、外部記憶装置からの読取処理の高速化は実現可能であ
る。しかし、外部記憶装置への書込み処理に関しては、
性能向上が図られていないのが現状である。
、外部記憶装置からの読取処理の高速化は実現可能であ
る。しかし、外部記憶装置への書込み処理に関しては、
性能向上が図られていないのが現状である。
尚、本発明に関連する従来技術としては、特開昭59−
135563号公報に開示された発明が存在する・〔発
明が解決しようとする問題点〕 従来技術において、キャッシュメモリ付の制御装置が書
込処理の高速化を図れないのは1次の理由による。即ち
、上位装置からの書込みデータを一旦キャッシュメモリ
に書込み、その後空き時間を利用して外部記憶装置に書
込む方式を採ると、書込み処理の性能も向上するが、デ
ータを外部記憶装置に書込む前に例えばキャッシュメモ
リ部や制御装置に障害が発生した場合には該書込みデー
タは失われることになり信頼性上問題となるからである
。
135563号公報に開示された発明が存在する・〔発
明が解決しようとする問題点〕 従来技術において、キャッシュメモリ付の制御装置が書
込処理の高速化を図れないのは1次の理由による。即ち
、上位装置からの書込みデータを一旦キャッシュメモリ
に書込み、その後空き時間を利用して外部記憶装置に書
込む方式を採ると、書込み処理の性能も向上するが、デ
ータを外部記憶装置に書込む前に例えばキャッシュメモ
リ部や制御装置に障害が発生した場合には該書込みデー
タは失われることになり信頼性上問題となるからである
。
本発明は上記した従来技術の問題点に鑑みなされたもの
で、外部記憶装置に対する書込処理の高速化を図り、併
せて書込みデータの信頼性をも保持可能とする外部記憶
装置の書込み制御方法を提供することを目的としている
。
で、外部記憶装置に対する書込処理の高速化を図り、併
せて書込みデータの信頼性をも保持可能とする外部記憶
装置の書込み制御方法を提供することを目的としている
。
本発明の外部記憶装置の書込み制御方法は、外部記憶装
置に対して上位装置から送出されたデータを書込む場合
、再生の容易なデータは一度キャッシュメモリに格納し
た後外部記憶装置に書込み。
置に対して上位装置から送出されたデータを書込む場合
、再生の容易なデータは一度キャッシュメモリに格納し
た後外部記憶装置に書込み。
再生の困難なデータはキャッシュメモリと外部記憶装置
の両方に同時に書込みを行なうことを特徴としている。
の両方に同時に書込みを行なうことを特徴としている。
本発明によれば、再生容易な属性を持つデータはキャッ
シュメモリに一旦格納した後外部記憶装置に書込むが、
たとえ外部記憶装置に書込む前に制御装置等に障害が発
生してキャッシュメモリにある該データが失われても、
容易に再生できるのでシステム全体に与える影響は小さ
い。又、重要なデータ即ち再生が困難なデータはキャッ
シュメモリと外部記憶装置の双方に同時に書込む為デー
タが失われる事はない。従って、信頼度の高い書込みが
実現できる。
シュメモリに一旦格納した後外部記憶装置に書込むが、
たとえ外部記憶装置に書込む前に制御装置等に障害が発
生してキャッシュメモリにある該データが失われても、
容易に再生できるのでシステム全体に与える影響は小さ
い。又、重要なデータ即ち再生が困難なデータはキャッ
シュメモリと外部記憶装置の双方に同時に書込む為デー
タが失われる事はない。従って、信頼度の高い書込みが
実現できる。
ここで、再生が容易な属性を持つデータとしては1例え
ばワークデータの如きテンポラリデータをいう。また、
再生が困難な属性を持つデータとしては、例えばユーザ
データベースの如きデータをいう。
ばワークデータの如きテンポラリデータをいう。また、
再生が困難な属性を持つデータとしては、例えばユーザ
データベースの如きデータをいう。
再生が困難なデータか容易なデータかは、例えば上位プ
ログラムカー区分けして、書込み指令の直前の指令によ
り、次に続く書込みデータが上記どちらかの属性に属す
るデータかを指示し、制御装置は再生が容易な属性のデ
ータなら一旦キャッシュに格納した後外部記憶装置に書
込み、再生が困難な属性のデータならキャッシュメモリ
と外部記憶装置とに同時に書込みを行う。また、再生が
困難なデータか容易なデータかは、あらかじめ設定され
た外部記憶装置の機番あるいは外部記憶装置の記憶領域
によって判断する様にしても良い。即ち、外部記憶装置
の所定の機番あるいは所定の記憶領域(例えば磁気ディ
スク記憶装置の所定範囲のシリンダ番号)に対する書込
み指令ならば一旦キャッシュメモリに書込んだ後外部記
憶装置に書込み、設定された外部記憶装置の機番以外あ
るいは記憶領域以外に対する書込み指令ならば、キャッ
シュメモリと外部記憶装置の双方に同時に杏込みを行う
。
ログラムカー区分けして、書込み指令の直前の指令によ
り、次に続く書込みデータが上記どちらかの属性に属す
るデータかを指示し、制御装置は再生が容易な属性のデ
ータなら一旦キャッシュに格納した後外部記憶装置に書
込み、再生が困難な属性のデータならキャッシュメモリ
と外部記憶装置とに同時に書込みを行う。また、再生が
困難なデータか容易なデータかは、あらかじめ設定され
た外部記憶装置の機番あるいは外部記憶装置の記憶領域
によって判断する様にしても良い。即ち、外部記憶装置
の所定の機番あるいは所定の記憶領域(例えば磁気ディ
スク記憶装置の所定範囲のシリンダ番号)に対する書込
み指令ならば一旦キャッシュメモリに書込んだ後外部記
憶装置に書込み、設定された外部記憶装置の機番以外あ
るいは記憶領域以外に対する書込み指令ならば、キャッ
シュメモリと外部記憶装置の双方に同時に杏込みを行う
。
具体的には、制御装置に、上位装置からのデータを一旦
格納するパスと、その後キャッシュメモリから該データ
を読出し外部記憶装置に書込むパスと、上位装置からの
データをキャッシュメモリに書込むと並行して外部記憶
へも書込むパスとを自由に選択可能とする選択回路を持
つことにより達成される。
格納するパスと、その後キャッシュメモリから該データ
を読出し外部記憶装置に書込むパスと、上位装置からの
データをキャッシュメモリに書込むと並行して外部記憶
へも書込むパスとを自由に選択可能とする選択回路を持
つことにより達成される。
以下添付の図面に示す実施例により更に詳細に本発明に
ついて説明する。
ついて説明する。
第1図は本発明の一実施例を示すブロック図であり、本
発明をキャッシュメモリ付ディスク制御装置(以下、D
KCと称する)に適用したものである。第1図において
、1は中央処理装置(CPU)、2はDKC,3はディ
スク記憶装置(DKU)である。次に、DKCZ内の構
造について説明する。201はマイクロプロセッサであ
り、DKC2全C2全体を行う。また、202はマイク
ロプログラムを格納する制御用メモリ、203は対DK
Uインタフェースを制御するDKU制御部、204は選
択回路、205はCPUIとDKU3間の読取り/書込
み等のデータ転送を制御するデータ転送制御部、206
は選択回路、207はフィリップフロップでありキャッ
シュメモリ209に対する読取りモード/書込みモード
を指示する。208は対CPUインタフェースを制御す
るCPU制御部である。
発明をキャッシュメモリ付ディスク制御装置(以下、D
KCと称する)に適用したものである。第1図において
、1は中央処理装置(CPU)、2はDKC,3はディ
スク記憶装置(DKU)である。次に、DKCZ内の構
造について説明する。201はマイクロプロセッサであ
り、DKC2全C2全体を行う。また、202はマイク
ロプログラムを格納する制御用メモリ、203は対DK
Uインタフェースを制御するDKU制御部、204は選
択回路、205はCPUIとDKU3間の読取り/書込
み等のデータ転送を制御するデータ転送制御部、206
は選択回路、207はフィリップフロップでありキャッ
シュメモリ209に対する読取りモード/書込みモード
を指示する。208は対CPUインタフェースを制御す
るCPU制御部である。
キャッシュメモリ209は、最大数+MBの容量を持っ
ており、半導体メモリにより構成されている。
ており、半導体メモリにより構成されている。
211はCPUIからの出力バスであり、DKU3に対
する書込みデータや、コマンド(指令)がこのバスにセ
ットされる。21′LはDKU3からのバスであり、読
取りデータがセットされる。213はキャッシュメモリ
209に対する書込みデータバスであり、選択回路20
6により出力バス211あるいは、読取りバス212の
いずれかが選択される。214はキャッシュメモリ20
9からの読取りバス(キャッシュバス)であり、215
はキャッシュバス214か出力バス211のいずれかを
選択回路204により選択したDKUバスとなる。22
1はマイクロプロセッサ201からの出力制御信号であ
り、選択回路206は本信号が411 IIの時は出力
バス211を、10″の時は読取りバス212を書込み
データバスに選択する。
する書込みデータや、コマンド(指令)がこのバスにセ
ットされる。21′LはDKU3からのバスであり、読
取りデータがセットされる。213はキャッシュメモリ
209に対する書込みデータバスであり、選択回路20
6により出力バス211あるいは、読取りバス212の
いずれかが選択される。214はキャッシュメモリ20
9からの読取りバス(キャッシュバス)であり、215
はキャッシュバス214か出力バス211のいずれかを
選択回路204により選択したDKUバスとなる。22
1はマイクロプロセッサ201からの出力制御信号であ
り、選択回路206は本信号が411 IIの時は出力
バス211を、10″の時は読取りバス212を書込み
データバスに選択する。
222は同じくマイクロプロセッサ201からの出力制
御信号であり、選択回路204は本信号がII I I
Iの時はキャッシュバス214を、rt O71の時は
出力バス211をDKUバス215として選択する。2
23はマイクロプロセッサ201からのフリップフロッ
プ207に対するセット/リセット信号であり、224
はフリップフロップ207の出力であり、キャッシュメ
モリ209に対してリードモードか“0”ライトモード
か“1”を指示する。
御信号であり、選択回路204は本信号がII I I
Iの時はキャッシュバス214を、rt O71の時は
出力バス211をDKUバス215として選択する。2
23はマイクロプロセッサ201からのフリップフロッ
プ207に対するセット/リセット信号であり、224
はフリップフロップ207の出力であり、キャッシュメ
モリ209に対してリードモードか“0”ライトモード
か“1”を指示する。
第2図はCPUIからDKU3に対して出力される典型
的な指令(コマンド)列の例である。各コマンドについ
て若干の説明をする。
的な指令(コマンド)列の例である。各コマンドについ
て若干の説明をする。
5EEK・・・6バイトを転送しこれによってDKUの
ヘッドを指定のシリンダ番号。
ヘッドを指定のシリンダ番号。
ヘッド番号に位置づける。
SET FILE MASK・・・シーク動作とラ
イト動作の許容範囲を決める1バイ トのファイルマスクを転送する。
イト動作の許容範囲を決める1バイ トのファイルマスクを転送する。
ファイルマスクは次で定義される。
(i) ビット0.1=OO:WRITE HA。
WRITE ROを禁止
ビット0.1=01:総てのWRITEコマンドを禁止
ビット0.1=10:総ての形式書込みコマンド禁止
ビット0,1=11:総てのWRI TEコマンドを許
可 (if) ビット3.4=OO:総ての5EEK。
可 (if) ビット3.4=OO:総ての5EEK。
(含RECALI BRATE)コマンドを許可
ビット3.4=01:S’EEK CYLSEEK
HHコマンドを許可 ビット3.4=10:5EEK HHコマンドを許可 ビット3.4=11:総てのシーク動作を禁止 (iii) ビット5=O:DIAG WRITE
コマンドを禁止 ビット5=1:DIAG WRITEコマンドを許可 (i■) ビット7=O: PCIフェッチ・モード
ではない。
HHコマンドを許可 ビット3.4=10:5EEK HHコマンドを許可 ビット3.4=11:総てのシーク動作を禁止 (iii) ビット5=O:DIAG WRITE
コマンドを禁止 ビット5=1:DIAG WRITEコマンドを許可 (i■) ビット7=O: PCIフェッチ・モード
ではない。
ビット7=1 : PCIフェッチ・モードである。
(V) ビット2=O:引き続<WRITE:+vン
ドのデータ属性は再生容易である。
ドのデータ属性は再生容易である。
ビット2=1=引き続<WRITEコマンドのデータ属
性は再生困難である。
性は再生困難である。
(vi) ビット6 未使用
SET 5ECTOR・・・1バイトのセクタ番号を
送る。ヘッドが指定されたセクタに位置づけられると割
込みを発生する。
送る。ヘッドが指定されたセクタに位置づけられると割
込みを発生する。
5EARCHID TIC・・・5バイトのIDバイ
トを送り、DKUから読取ったIDと不一致ならTIC
により再度法のレコードをチエツクし、一致したらTI
Cの次のコマンドの処理へ移る。
トを送り、DKUから読取ったIDと不一致ならTIC
により再度法のレコードをチエツクし、一致したらTI
Cの次のコマンドの処理へ移る。
WRITE DATA・・・DKUに対する書込みデ
ータを転送する。
ータを転送する。
これらの各コマンドは出力バス211にセットされマイ
クロプロセッサ201へ送られる。マイクロプロセッサ
201はこれを解読し、DKC2全C2全体及びDKU
3へ対して所定の指示を出す。
クロプロセッサ201へ送られる。マイクロプロセッサ
201はこれを解読し、DKC2全C2全体及びDKU
3へ対して所定の指示を出す。
次にDKC2全C2全体について説明する。DKU3の
データの書込み時には次の2つの方式が可能である。
データの書込み時には次の2つの方式が可能である。
(イ)書込みデータは出力バス211を介して送出され
、選択回路206を経てキャッシュメモリ209へ一旦
格納される。マイクロプロセッサ201はこのとき、セ
ット/リセット信号223により、フリップフロップ2
07を“1″にセットする。DKC2が空状態のとき、
マイクロプロセッサ201はフリップフロップ207を
“0″にリセットし、かつ制御信号222をgx 1
toとすることにより、キャッシュメモリ209に格納
しているデータがキャッシュバス214およびDKUバ
ス215を介してDKU3へ送出され、DKU3に書き
込まれる。第3図(a)は、上記(イ)の動作を示すフ
ローチャートである。
、選択回路206を経てキャッシュメモリ209へ一旦
格納される。マイクロプロセッサ201はこのとき、セ
ット/リセット信号223により、フリップフロップ2
07を“1″にセットする。DKC2が空状態のとき、
マイクロプロセッサ201はフリップフロップ207を
“0″にリセットし、かつ制御信号222をgx 1
toとすることにより、キャッシュメモリ209に格納
しているデータがキャッシュバス214およびDKUバ
ス215を介してDKU3へ送出され、DKU3に書き
込まれる。第3図(a)は、上記(イ)の動作を示すフ
ローチャートである。
(ロ) 書込みデータは出力バス211に送出される。
マイクロプロセッサ201は制御信号221を′1″に
、制御信号222を“0”にすることにより、出力バス
211上の書込みデータは書込みデータバス213を介
して、キャッシュメモリ209に書込まれ、これと同時
に出力バス211上の書込データはDKUバス215を
介してDKU3に書き込まれる。このとき、フリップフ
ロップ207は1″にセットされる。第3図(b)は上
記(ロ)の動作を示すフローチャートである。
、制御信号222を“0”にすることにより、出力バス
211上の書込みデータは書込みデータバス213を介
して、キャッシュメモリ209に書込まれ、これと同時
に出力バス211上の書込データはDKUバス215を
介してDKU3に書き込まれる。このとき、フリップフ
ロップ207は1″にセットされる。第3図(b)は上
記(ロ)の動作を示すフローチャートである。
第2図に示すコマンド中のSET F工LEMASK
で転送されるファイルマスクのビット2(前記ファイル
マスクの定義(V)参照)によって上記(イ)を採るの
か、(ロ)を採るのかの選択を行う。即ち、ビット2が
“0″の時は書込みデータの属性は再生容易であるので
上記(イ)の方式を採ってもさしつかえない、又、ビッ
ト2がII I 11の時はデータの属性は再生困難で
あるので上記(ロ)の方式をとることになる。この制御
は、コマンドを解読したマイクロプロセッサ201が行
う。
で転送されるファイルマスクのビット2(前記ファイル
マスクの定義(V)参照)によって上記(イ)を採るの
か、(ロ)を採るのかの選択を行う。即ち、ビット2が
“0″の時は書込みデータの属性は再生容易であるので
上記(イ)の方式を採ってもさしつかえない、又、ビッ
ト2がII I 11の時はデータの属性は再生困難で
あるので上記(ロ)の方式をとることになる。この制御
は、コマンドを解読したマイクロプロセッサ201が行
う。
次にCPUIからのコマンドによらないで上記(イ)、
(ロ)を選択す゛る方式について説明する。
(ロ)を選択す゛る方式について説明する。
第4図は、制御用メモリ202内に格納されたテーブル
である。このテーブルの意味は、再生困難な属性を持つ
データが格納されているDKU3内の記憶領域を示した
もので、 DEV#・・・DKU3内の装置番号 CC1・・・記憶領域の上限のシリンダ番号CC2・・
・記憶領域の下限のシリンダ番号である。この組合せの
テーブルが複数個制御メモリ202に記憶されている。
である。このテーブルの意味は、再生困難な属性を持つ
データが格納されているDKU3内の記憶領域を示した
もので、 DEV#・・・DKU3内の装置番号 CC1・・・記憶領域の上限のシリンダ番号CC2・・
・記憶領域の下限のシリンダ番号である。この組合せの
テーブルが複数個制御メモリ202に記憶されている。
人手によって制御メモリ202に書き込んでも良いし、
特殊なコマンドを定義しておき、CPUIのプログラム
により制御メモリ202に書込んでもよい。マイクロプ
ログラムは、5EEKコマンドを受けると、シークすべ
きシリンダ番号が第4図のテーブルに登録されているか
否かをチエツクする。もし登録されていなければ、再生
容易な属性のデータと見なし、上記(イ)の方式により
DKU3に書き込む。もしシリンダが第4図のテーブル
に登録されているなら。
特殊なコマンドを定義しておき、CPUIのプログラム
により制御メモリ202に書込んでもよい。マイクロプ
ログラムは、5EEKコマンドを受けると、シークすべ
きシリンダ番号が第4図のテーブルに登録されているか
否かをチエツクする。もし登録されていなければ、再生
容易な属性のデータと見なし、上記(イ)の方式により
DKU3に書き込む。もしシリンダが第4図のテーブル
に登録されているなら。
再生困難なデータと見なし、上記(ロ)の方式によりD
KU3へ書込む。
KU3へ書込む。
以上の如く、コマンドの指定によって、あるいは、あら
かじめ設定しておいた記憶領域をチエツクする事により
、書込みデータを一旦キャッシュメモリ201に書込ん
だ後、DKU3へ書込むのか、キャッシュメモリ209
とDKU3と双方へ同時に書込むのかの選択が可能とな
る。
かじめ設定しておいた記憶領域をチエツクする事により
、書込みデータを一旦キャッシュメモリ201に書込ん
だ後、DKU3へ書込むのか、キャッシュメモリ209
とDKU3と双方へ同時に書込むのかの選択が可能とな
る。
本発明によれば、再生容易な属性のデータは、−旦キャ
ッシュメモリへ書込んだ後DKUへ書込み、再生困難な
属性のデータはキャッシュメモリとDKUと双方同時に
書き込む事が可能となるで、書込み処理の性能向上が図
られ、かつ信頼度の高いディスクサブシステムを構成す
ることが可能となる。
ッシュメモリへ書込んだ後DKUへ書込み、再生困難な
属性のデータはキャッシュメモリとDKUと双方同時に
書き込む事が可能となるで、書込み処理の性能向上が図
られ、かつ信頼度の高いディスクサブシステムを構成す
ることが可能となる。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図に示す中央処理装置から発生されるコマンドの一
例を示す図、第3図(a)、 (b)は第1図に示す実
施例の動作を示すフローチャート、第4図は第1図に示
す制御用メモリ内の記憶領域のテーブルの一例を示す図
である。 1・・・中央処理装置(CPU)、2・・・DKC13
・・ディスク記憶装置(DKU) 、 201・・・マ
イクロプロセッサ、202・・・制御用メモリ、204
・・・選択回路、206・・・選択回路、209・・・
キャッシュメモリ。 代理人弁理士 秋 本 正 実第1図 第2図 第4図 5EARCHID IC WRITE DATA 第31 (a) キマツシェ←−DKLJフィトvJ外 (b) CPLJ 4DKCyn¥JイL
第1図に示す中央処理装置から発生されるコマンドの一
例を示す図、第3図(a)、 (b)は第1図に示す実
施例の動作を示すフローチャート、第4図は第1図に示
す制御用メモリ内の記憶領域のテーブルの一例を示す図
である。 1・・・中央処理装置(CPU)、2・・・DKC13
・・ディスク記憶装置(DKU) 、 201・・・マ
イクロプロセッサ、202・・・制御用メモリ、204
・・・選択回路、206・・・選択回路、209・・・
キャッシュメモリ。 代理人弁理士 秋 本 正 実第1図 第2図 第4図 5EARCHID IC WRITE DATA 第31 (a) キマツシェ←−DKLJフィトvJ外 (b) CPLJ 4DKCyn¥JイL
Claims (1)
- 1、電子計算機システムに設けられた外部記憶装置をキ
ャッシュメモリを用いて制御する外部記憶装置の書込み
制御方法において、上位装置からのデータを外部記憶装
置に書込む場合、再生容易なデータは一度キャッシュメ
モリに格納した後、キャッシュメモリから外部記憶装置
に書込み、再生困難なデータはキャッシュメモリと外部
記憶装置の両方に同時に書込むことを特徴とする外部記
憶装置の書込み制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62156558A JPS642155A (en) | 1987-06-25 | 1987-06-25 | Write controlling method for external memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62156558A JPS642155A (en) | 1987-06-25 | 1987-06-25 | Write controlling method for external memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH012155A true JPH012155A (ja) | 1989-01-06 |
| JPS642155A JPS642155A (en) | 1989-01-06 |
Family
ID=15630420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62156558A Pending JPS642155A (en) | 1987-06-25 | 1987-06-25 | Write controlling method for external memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS642155A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5900014A (en) * | 1994-12-08 | 1999-05-04 | Ast Research, Inc. | External means of overriding and controlling cacheability attribute of selected CPU accesses to monitor instruction and data streams |
| JP3868067B2 (ja) * | 1997-07-14 | 2007-01-17 | 三菱鉛筆株式会社 | 焼成色鉛筆芯とその製造方法 |
-
1987
- 1987-06-25 JP JP62156558A patent/JPS642155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345632B1 (ko) | 기억 장치 및 그 제어 방법 | |
| US4433374A (en) | Cache/disk subsystem with cache bypass | |
| JPS5958700A (ja) | 記憶保護判定方式 | |
| JPH012155A (ja) | 外部記憶装置の書込み制御方法 | |
| JPS60179857A (ja) | キヤツシユ装置の制御方式 | |
| JP2822660B2 (ja) | 磁気ディスクサブシステム | |
| JPS58219658A (ja) | 磁気デイスク制御装置 | |
| JPH054697B2 (ja) | ||
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPH0191375A (ja) | 磁気ディスク制御装置 | |
| JPS58127260A (ja) | デイスクキヤツシユ制御装置 | |
| JPH0250743A (ja) | 外部記憶サブシステム | |
| JPH02165354A (ja) | 補助記憶装置 | |
| JPS59172186A (ja) | キヤツシユ・メモリ制御方式 | |
| JPH02165248A (ja) | ディスクキャッシュ制御装置 | |
| JPS59197947A (ja) | 二重化フアイルの情報更新方式 | |
| JPS6293727A (ja) | 磁気デイスク制御装置 | |
| JPH0417020A (ja) | 周辺制御装置 | |
| JPS5943455A (ja) | 磁気デイスク制御装置 | |
| JPS60233745A (ja) | 光デイスク制御方式 | |
| JPS6139263A (ja) | 磁気デイスク装置 | |
| JPS5985563A (ja) | デイスクコントロ−ル装置 | |
| JPH02148150A (ja) | 磁気ディスク制御装置 | |
| JPS60159927A (ja) | 大容量補助記憶装置の制御用lsi | |
| JPH0367323A (ja) | 入出力制御方式 |