JPH01216564A - リードフレーム及びそれを用いた電子部品の製造方法 - Google Patents

リードフレーム及びそれを用いた電子部品の製造方法

Info

Publication number
JPH01216564A
JPH01216564A JP63042815A JP4281588A JPH01216564A JP H01216564 A JPH01216564 A JP H01216564A JP 63042815 A JP63042815 A JP 63042815A JP 4281588 A JP4281588 A JP 4281588A JP H01216564 A JPH01216564 A JP H01216564A
Authority
JP
Japan
Prior art keywords
lead
leads
electronic component
lead frame
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63042815A
Other languages
English (en)
Other versions
JPH0828455B2 (ja
Inventor
Toshiaki Suzuki
鈴木　利秋
Yoji Murakami
洋二 村上
Masao Kobayashi
正夫 小林
Osamu Yamauchi
修 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63042815A priority Critical patent/JPH0828455B2/ja
Priority to KR1019890002203A priority patent/KR920010198B1/ko
Priority to EP89301889A priority patent/EP0330512B1/en
Priority to DE68928185T priority patent/DE68928185T2/de
Priority to US07/314,793 priority patent/US4977442A/en
Publication of JPH01216564A publication Critical patent/JPH01216564A/ja
Priority to US07/592,324 priority patent/US5094982A/en
Publication of JPH0828455B2 publication Critical patent/JPH0828455B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H10W70/429—Bent parts being the outer leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 リードフレーム及びそれを用いた電子部品の製造方法の
改良に関し、 複数のリードを曲げた後に複数のリードに対して効率良
く、且つ均一な表面処理が行えるリードフレーム及びそ
のリードフレームを用いた電子部品の製造方法の提供を
目的とし、　　　　　　　・複数のリードがリード連結
部により連結され、連結されたリードが途中に折り返し
部分を持つ接綾棒により枠部に接続されたリードフレー
ムとすること、及びそのリードフレームを用いリード曲
げ後に表面処理を施す電子部品の製造方法とすることを
構成とする。
〔産業上の利用分野〕
本発明は、リードフレーム及びそれを用いた電子部品の
製造方法の改良に関するものである。
〔従来の技術〕
従来の電子部品の製造方法を、樹脂封止型半導体装置の
製造の場合について第３図により説明する。
従来の製造方法は第３図に°示すような、樹脂封止体１
７から導出されたリードｌ１ａが導出方向にまっすぐ延
びて枠状のクレードルｌ１ｂに連結されたままのリード
フレーム１１に電解メツキ等の表面処理を施した後、金
型を用いて複数のリードｌ１ａをクレードルｌ１ｂより
それぞれ切り離し、そして曲げる切断成形処理を行なっ
ている。
ここで、表面処理を先にするのは、リードｌ１ａをすべ
て切り離した後、リードｌ１ａすべてに効率良く、且つ
、均一な表面処理をするのが難しいためである。
この金型によるリードフレーム１１の切断成形工程を第
４図により説明する。
この第４図は第３図のＡ−Ａ’部分の側断面におけるリ
ード″の切断成形を模式的に示すものである。
先ず第４図（ａ）に示すように、金型の下型の曲げダイ
１２の上に樹脂成形したリードフレーム１１のリードｌ
１ａを置き、リード成形装置を稼働すると上型が降下し
、先ずノックアウト１３でリードｌ１ａを樹脂封止体１
７の直近で押さえ、次にパンチ１４の外側の刃と下型の
切断ダイ１５によりリードｌ１ａを切断し、次いで第４
図中）に示すように、パンチ１４の内側の曲げ部と下型
の曲げダイ１２とにより切断したリードｌ１ａを所定の
形状に成形する。
〔発明が解決しようとする課題〕
以上説明したように従来の電子部品の製造方法では、す
べてのリードに効率良く且つ、均一な表面処理を施すた
め、リードの切り離しの前に表面処理をするが、以下に
説明する問題が生じる。
（ｉ）　リードの切り離し及び曲げを行なう切断成形処
理に際し、曲げ加工用のパンチのしごきでメツキ材料等
が剥がれ、リード表面が不良となる。
（ｉｉ　）また、剥がれたメツキ材料等の破片の付着に
よる互いに隣合うリード間の短絡等の障害が発生する。
（ｉｉｉ　）このパンチのしごき量を少なくするよう・
、パンチをカム運動させたり、ベアリングローラーを使
用したりすると、金型の構造が複雑となり、また製作費
が高額になる。
このような問題を解決するのが課題であって、これに対
し本発明では、リード曲げ後に効率良く、且つ、均一な
表面処理が行えるリードフレームを提供することを目的
とし、またリードが良好な表面処理状態となる電子部品
の製造方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明によれば、上記課題は、 （１）電子部品が封止される領域の電子部品封止部と、
この電子部品封止部より少なくとも２つの方向に向けて
延び、それぞれ同一方向に並設された複数のリードより
なる複数リード群と、この複数のリード群のそれぞれに
おいて複数のリードを連結するリード連結部と、前記電
子部品封止部及び複数のリード群を囲む枠部と、前記リ
ード連結部により連結されたリード群と前記枠部とを接
続し、少なくとも途中に曲がっている部分を持ち、前記
リード連結部により連結されたリード群を支持する接続
棒とを有することを特徴とするリードフレーム。
（２）上記請求項１記載のリードフレームを用いた電子
部品の製造方法であって、このリードフレー÷のリード
連結部で連結され、接続棒で枠部に接続された複数のリ
ードを曲げた後、この複数のす−ドに表面処理を施し、
リードフレームを切断して複数のリードを接続棒と切り
離し、且つ複数のリードをリード毎に切り離す本発明に
よる電子部品の製造方法により解決される。
〔作用〕
即ち本発明においては、リード群のリードをリード連結
部により連結し、リード群のリードと枠部を少なくとも
途中に曲がっている部分を持つ接続棒により接続するこ
とにより、リードの折り曲げ成形を行なっても接続棒が
リードの曲げ方向に延びてリードと枠部が接続された状
態を保つことができ、リードの折り曲げ成形後のリード
の表面処理が可能となるものである。
〔実施例〕
先ず、本発明の実施例のリードフレームを図面を参照し
て説明する。
第１図は本発明一実施例のリードフレームを示す平面図
である。この図では電子部品封止部７のリードフレーム
は省略しであるが、この部分には電子部品、例えば、半
導体チップがステージ等に搭載され半導体チップとリー
ドがボンディングワイヤ等で接続され、例えば、樹脂等
で封止されている。
電子部品封止部７から４方向にリード群が延びており、
それぞれのリード群において複数のリード１ａがリード
連結部１ｄにより連結され、連結されたリード１ａが接
続棒１ｃによりクレードル（枠部）１ｂに接続される。
本実施例ではリード群に対し２つずつ設けられた接続棒
１ｃの途中に、−旦折り返すように曲がっている部分を
持つ、従ってリード１ａを曲げて接続棒１ｃがリード１
ａの曲げた方に引っ張られても、接続棒ＩＣの曲がって
いる部分が引かれ、リード１ａとクレードル１ｂとが接
続された状態で保たれる。
尚、本実施例のように接続棒１ｃの途中の曲がっている
部分が折り返し部を持つようであると、リード１ａの曲
げた方に引っ張られても接続棒１ｃに加わるねじれの力
が少なく、安定な状態を保つのに優れているが、ねじれ
に対して接続棒１ｃが十分耐えるものであれば、リード
トａの方に引っばりに対して延びるような曲がっている
部分を持っていればよく、例えばジグザグ形状でもよい
。
また、本実施例では、リード連結部１ｄはリード１ａの
先端部分を連結するようになっているが、リード１ａの
途中部分を連結するように設けてもよく、接続棒１ｃは
リード１ａに直接接続されるようにしても、リード連結
部１ｄを介してリード１ａに接続されるようにしてもど
ちらでもよく、その接続される部分及び数は限定される
ものでない。
次にこのリードフレームを用いた本発明一実施例の電子
部品の製造方法を説明する。
電子部品封止部７を例えば樹脂等で封止して電子部品封
止体７°を形成したリードフレームのリード１ａを折り
曲げ、所定の曲げ形状に成形する。
このリードの折り曲げは第２図に示すようにリード折り
曲げ成形の金型装置を用いて行う。この第２図は第１図
のリードフレームに電子部品封止体７゛が形成されたも
ののＢ−Ｂ’　部分の側断面におけるリードの折り曲げ
成形を模式的に示すものである。
この金型装置は、リードを押し曲げるパンチ４とクレー
ドルを押さえる板５，６が離れて構成される。リードを
折り曲げ成形するには、先ず第２図（ａ）に示すように
、金型の下型の曲げダイ２の上に電子部品封止体７゛が
形成されたリードフレームｌを置き、金型装置を稼働す
ると上型が降下し、先ずノックアウト３でリード１ａを
電子部品封止体７゛の緑の近・くで押さえ、次にクレー
ドルｔｂを押さえ板５と押さえ板６でクランプす゛る。
次いで第２図（ｂ）に示すように、パンチ４を押し下げ
てパンチ４と曲げグイ２記より、リードフレームｌのリ
ード１ａを折り曲げ加工する。
このときリードフレーム１にはリード１ａとクレードル
ｉｂの間に曲がっている部分を持つ接続棒１ｃが設けら
れているので、この曲がっている部分が緩衝部分となり
、リード１ａをクレードル１ｂから切り離さなくともリ
ード１ａの曲げ動作は支障無く行うことが可能である。
このようにしてリードｉａの折り曲げ成形処理を終え、
リード１ａが接続棒１ｃを介してクレードル１ｂに接続
された状態のリードフレームｌに表面処理、例えば、ク
レードル１ｂを電極としてリード１ａに電流を流し、リ
ード１８表面に電解メツキ処理を施しメツキ層の形成を
行う。
次に、リード切断処理用金型を用いて複数のリード１ａ
をリード毎に切り離し、リード１ａの成形及び接続棒１
ｃとの切り離しを行い、例えば第５図に示すフラット型
半導体装置が得られる。
本実施例の製造方法によれば、リード折り曲げ成形後、
リードの表面処理をするので、従来の製造方法のように
リードの表面処理で形成した保護層であるメツキ層等が
リートの折り曲げで剥がれるというような問題がなく、
リードの良好な表面処理状態を持つ電子部品が得られる
。
尚、上記実施例においては、いずれも４方向にリード群
が延びる場合について説明したが、本発明はその場合に
限定されるものでなく、少なくとも２方向にリード群が
延びる場合であればよい。
また、樹脂封止型の電子部品に限定されるものでなく、
セラミック基板や蓋、低融点ガラス等を用いて封止する
サーディンプ型半導体装置でもよく、半導体チップ以外
の電子部品素子を封止するものでもよい。
また本発明において、１つのリードフレームに複数の電
子部品の電子部品封止部とリードを配設すれば表面処理
等が複数の電子部品に同時に行え効率良く製造できる。
更に、本発明の電子部品の製造方法におけるリードの折
り１げ成形は半導体チップ等の電子部品の搭載の前に行
うこともできる。
〔発明の効果〕
以上の説明から明らかなように、本発明によればリード
フレームの構造の改良により、リードの折り曲げ成形処
理を行ってもリードが枠状のクレードルに接続された状
態を保ち、複数のリードに良好な表面処理が行え、最後
にリードを切断分離することが可能となるので、リード
の折り曲げによるリードの表面保護層の剥がれ等がなぐ
良好な表面状態のリードを持つ電子部品が得られる。
よって、著しい経済的及び、信頼性向上の効果が期待で
き工業的には極めて有用ｔものである。
【図面の簡単な説明】
第１図は本発明一実施例のリードフレームを示す平面図
、 第２図は本発明一実施例の電子部品の製造工程を説明す
るための側断面図、 第３図は従来のリードフレームを示す平面図、第４図は
従来のリードフレーム切断成形工程を説明するための側
断面図、 第５図はフラット型半導体装置の斜視図、である。 図において、 ｌはリードフレーム、 １ａはリード、 １ｂはクレードル、 ＩＣは接続棒、 ｌｄはリード連結部、 ２は曲げグイ、 ３はノックアウト、 ４はパンチ、 ５は押さえ板、 ６は押さえ板、 ７は電子部品封止部、 を示す。 本発明実施例のリードフレームを示す平面図第１図 １ａ＋　　リードフレームをセットした状態を示す側断
面図（ｂｌ　　リード折り曲げ成形状態を示す便所面図
本発明−実施例の電子部品の製造方法を説明するための
便所面図従来のリードフレームを示す平面図 第３図 （ａ）　　リードフレームをセットした状態を示す側断
面開山）　リード折り曲げ成形状態を示す便所面図従来
のリードフレームの切断成形工程を説明するための側断
面図第４図

Claims (2)

    【特許請求の範囲】
  1. （１）電子部品が封止される領域の電子部品封止部（７
    ）と、 該電子部品封止部（７）より少なくとも２つの方向に向
    けて延び、それぞれ同一方向に並設された複数のリード
    （１ａ）よりなる複数リード群と、該複数のリード群の
    それぞれにおいて複数のリードを連結するリード連結部
    （１ｄ）と、 前記電子部品封止部（７）及び複数のリード群を囲む枠
    部（１ｂ）と、 前記リード連結部（１ｄ）により連結されたリード群と
    前記枠部（１ｂ）とを接続し、少なくとも途中に曲がっ
    ている部分を持ち、前記リード連結部（１ｄ）により連
    結されたリード群を支持する接続棒（１ｃ）とを有する
    ことを特徴とするリードフレーム。
  2. （２）上記請求項１記載のリードフレームを用いた電子
    部品の製造方法であって、 前記リードフレームの前記リード連結部（１ｄ）で連結
    され、前記接続棒（１ｃ）で前記枠部（１ｂ）に接続さ
    れた複数のリード（１ａ）を曲げた後、該複数のリード
    （１ａ）に表面処理を施し、前記リードフレームを切断
    して複数のリード（１ａ）を接続棒（１ｃ）と切り離し
    、且つ複数のリードをリード毎に切り離すことを特徴と
    する電子部品の製造方法。
JP63042815A 1988-02-24 1988-02-24 リードフレーム及びそれを用いた電子部品の製造方法 Expired - Lifetime JPH0828455B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63042815A JPH0828455B2 (ja) 1988-02-24 1988-02-24 リードフレーム及びそれを用いた電子部品の製造方法
KR1019890002203A KR920010198B1 (ko) 1988-02-24 1989-02-24 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법
EP89301889A EP0330512B1 (en) 1988-02-24 1989-02-24 Producing electronic components with the aid of lead frames
DE68928185T DE68928185T2 (de) 1988-02-24 1989-02-24 Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
US07/314,793 US4977442A (en) 1988-02-24 1989-02-24 Lead frame and method of producing electronic components using such improved lead frame
US07/592,324 US5094982A (en) 1988-02-24 1990-10-03 Lead frame and method of producing electronic components using such improved lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042815A JPH0828455B2 (ja) 1988-02-24 1988-02-24 リードフレーム及びそれを用いた電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH01216564A true JPH01216564A (ja) 1989-08-30
JPH0828455B2 JPH0828455B2 (ja) 1996-03-21

Family

ID=12646446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042815A Expired - Lifetime JPH0828455B2 (ja) 1988-02-24 1988-02-24 リードフレーム及びそれを用いた電子部品の製造方法

Country Status (5)

Country Link
US (2) US4977442A (ja)
EP (1) EP0330512B1 (ja)
JP (1) JPH0828455B2 (ja)
KR (1) KR920010198B1 (ja)
DE (1) DE68928185T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464256A (ja) * 1990-07-04 1992-02-28 Mitsubishi Electric Corp 半導体装置の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置
CA2036727C (en) * 1990-03-13 1998-12-22 Hisao Go Optical module including receptacle, and method of producing the same
DE69125884T2 (de) * 1990-03-16 1997-08-14 Sumitomo Electric Industries Leiterrahmen für Halbleiteranordnung
AU631000B2 (en) * 1990-08-28 1992-11-12 Sumitomo Electric Industries, Ltd. Optical module
US5192681A (en) * 1990-08-31 1993-03-09 Texas Instruments Incorporated Low cost erasable programmable read only memory package
NL9100470A (nl) * 1991-03-15 1992-10-01 Asm Fico Tooling Werkwijze en inrichting voor het uit op een leadframe opgenomen geintegreerde schakelingen vervaardigen van een enkelvoudig produkt.
JP2608192B2 (ja) * 1991-04-26 1997-05-07 三菱電機株式会社 リードフレーム
JPH0529427A (ja) * 1991-07-24 1993-02-05 Nec Corp 半導体装置の製造方法
US5155902A (en) * 1991-07-29 1992-10-20 Fierkens Richard H J Method of packaging a semiconductor device
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
MX9205128A (es) * 1991-09-30 1993-04-01 Motorola Inc Metodo para procesar un bloque de circuito integrado semiconductor.
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
JP3016658B2 (ja) * 1992-04-28 2000-03-06 ローム株式会社 リードフレーム並びに半導体装置およびその製法
WO1994009510A1 (de) * 1992-10-14 1994-04-28 Micron Technology Inc. Verfahren und vorrichtung zum formen der anschlussbeinchen von integrierten schaltkreisen
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
WO1999023700A1 (en) 1997-11-05 1999-05-14 Martin Robert A Chip housing, methods of making same and methods for mounting chips therein
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
DE10303455B4 (de) * 2003-01-29 2007-11-29 Osram Opto Semiconductors Gmbh Leiterrahmenband und Verfahren zum Herstellen einer Mehrzahl von Leiterrahmen-basierten Leuchtdiodenbauelementen
US7145762B2 (en) 2003-02-11 2006-12-05 Taser International, Inc. Systems and methods for immobilizing using plural energy stores
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
WO2007102041A1 (en) * 2006-03-09 2007-09-13 Infineon Technologies Ag Lead fingers of a semiconductor chip with an even layer of coating
JP4921016B2 (ja) * 2006-03-31 2012-04-18 ルネサスエレクトロニクス株式会社 リードカット装置および半導体装置の製造方法
CN101312112B (zh) * 2007-05-21 2011-10-05 中芯国际集成电路制造(上海)有限公司 芯片封装外引线成型模具

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279159A (ja) * 1985-06-05 1986-12-09 Sumitomo Electric Ind Ltd Ｉｃ用リ−ドフレ−ム
JPS6273554U (ja) * 1985-10-28 1987-05-11
JPH01145839A (ja) * 1987-12-02 1989-06-07 Rhythm Watch Co Ltd リードフレーム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
JPS5212573A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Reed frame
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4214364A (en) * 1979-05-21 1980-07-29 Northern Telecom Limited Hermetic and non-hermetic packaging of devices
CA1145860A (en) * 1981-01-29 1983-05-03 John C. Walker Leadframe for leaded semiconductor chip carriers
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
JPS615557A (ja) * 1984-06-20 1986-01-11 Hitachi Ltd リ−ドフレ−ム
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
US4905074A (en) * 1985-11-29 1990-02-27 Olin Corporation Interdiffusion resistant Fe-Ni alloys having improved glass sealing property
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
US4829362A (en) * 1986-04-28 1989-05-09 Motorola, Inc. Lead frame with die bond flag for ceramic packages
JPS63148670A (ja) * 1986-12-12 1988-06-21 Texas Instr Japan Ltd リ−ドフレ−ム材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279159A (ja) * 1985-06-05 1986-12-09 Sumitomo Electric Ind Ltd Ｉｃ用リ−ドフレ−ム
JPS6273554U (ja) * 1985-10-28 1987-05-11
JPH01145839A (ja) * 1987-12-02 1989-06-07 Rhythm Watch Co Ltd リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464256A (ja) * 1990-07-04 1992-02-28 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR920010198B1 (ko) 1992-11-21
EP0330512B1 (en) 1997-07-23
US4977442A (en) 1990-12-11
EP0330512A3 (en) 1992-05-06
EP0330512A2 (en) 1989-08-30
JPH0828455B2 (ja) 1996-03-21
DE68928185D1 (de) 1997-08-28
US5094982A (en) 1992-03-10
DE68928185T2 (de) 1997-11-13
KR890013766A (ko) 1989-09-25

Similar Documents

Publication Publication Date Title
JPH01216564A (ja) リードフレーム及びそれを用いた電子部品の製造方法
CN1100346C (zh) 引线框和片式半导体封装制造方法
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
KR20030031843A (ko) 리드프레임 및 그 리드프레임을 사용한 반도체 장치의제조 방법
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
US20090134514A1 (en) Method for fabricating electrical bonding pads on a wafer
US6344681B1 (en) Semiconductor package produced by solder plating without solder residue
JPS61125161A (ja) リ−ドフレ−ムの製造方法
DE112004002761T5 (de) Eine nicht verbleite Halbleiterbaugruppe und ein Verfahren, um diese zusammenzusetzen
US3719566A (en) Process for making integrated circuit packages
JP3617574B2 (ja) 多連多列リードフレームおよびそれを用いる半導体装置の製造方法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
EP1250713B1 (de) Anordnung und verfahren zur kontaktierung von schaltkreisen
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
DE19638371C2 (de) Verfahren zur Erzeugung einer einseitigen galvanischen Metallschicht auf Chipmodulen
JPH07321276A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP2667491B2 (ja) 電気ピンの製造方法
JP2001144390A (ja) 立体回路基板およびその製造方法
JPS63120450A (ja) 半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPS61216353A (ja) リ−ドフレ−ムの製造方法
JP2003527742A (ja) 基板上の回路から半導体チップまでのワイヤボンディングを形成するための装置および半導体チップアセンブリを形成するための方法
JPH04276648A (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JPH09213859A (ja) 半導体装置の製造方法
JPS60182147A (ja) ワイヤボンデイング方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term