JPH0121695B2 - - Google Patents
Info
- Publication number
- JPH0121695B2 JPH0121695B2 JP56041148A JP4114881A JPH0121695B2 JP H0121695 B2 JPH0121695 B2 JP H0121695B2 JP 56041148 A JP56041148 A JP 56041148A JP 4114881 A JP4114881 A JP 4114881A JP H0121695 B2 JPH0121695 B2 JP H0121695B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control
- output
- primary
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は一次側無制御、二次側制御方式のDC
−DCコンバータに関するもので特にスイツチン
グ損失を減少させると同時に低ノイズ、高効率の
コンバータを提供するものである。
−DCコンバータに関するもので特にスイツチン
グ損失を減少させると同時に低ノイズ、高効率の
コンバータを提供するものである。
第１図、第２図はこの種の従来回路図及びその
各部動作波形図で図においてＥは直流入力電源、
Ｔは変換用トランスn1，n2はその１次巻線及び２
次巻線、Ｓは該１次巻線側に接続されたスイツチ
ング素子（以下トランジスタ）Ｂはトランジスタ
Ｓの制御回路で該トランジスタＳを一定周期（無
制御）でオン、オフせしめる制御信号を送出す
る。Ｑは２次巻線n2側に設けた制御用トランジス
タ、Ａは該制御用トランジスタＱの制御回路で、
出力電圧E0に応じてパルス幅制御された信号を
送出する。L0，C0は出力平滑回路を形成するチ
ヨークコイル及びコンデンサ、R0は負荷Ｄはフ
ライホイル用ダイオード、nbはベース巻線であ
る。この回路は直流入力ＥをトランジスタＳによ
りオン、オフ（スイツチングされて変換用トラン
スＴに印加して該トランスＴに交流出力を発生す
る。２次側の交流出力は制御用トランジスタＱの
パルス幅制御動作により制御、整流され出力平滑
回路を介して常時安定な直流出力電圧E0を負荷
R0に供給するものものである。この回路は２次
側制御のために主整流用ダイオードが不要であり
高効率化ができると同時に１次側トランジスタ用
制御回路Ｂのアイソレーシヨン用トランスが不要
であるために小型、低コスト化ができる等の利点
を有するが、その反面該トランジスタＳは負荷状
態に係わりなくオン、オフ動作を行うために該ト
ランジスタＳのオフ時のサージ電圧が大きく（第
２図ａ）又、オンオフ、スイツチング時の損失が
大きくなる（第２図ｃ）欠点がある。なお、第２
図ｂはトランジスタＳのコレクタ電流（Ic）波形
である。本発明は上記の欠点を解消するものであ
り以下図面を用いて詳細に説明する。第３図、第
４図は本発明の一実施例回路図及びその各部動作
波形図で従来例と同一符号は同等部分を示す。本
発明はトランジスタＳの制御信号（もしくは変換
用トランスの１次又は２次側出力）と同期するよ
うにした同期遅延回路Ｃを設け、該遅延回路Ｃに
より制御回路Ａを制御せしめることにより制御用
トランジスタＱのオン動作を該トランジスタＳの
オン動作から所要時間遅延した後に行い、又制御
用トランジスタＱのオフ動作はパルス幅制御信号
の後方からパルス幅制御により該トランジスタＳ
のオフ動作以前に行なわしめるようにしたことを
特徴とするものである。次に第４図を用いて詳述
する。
各部動作波形図で図においてＥは直流入力電源、
Ｔは変換用トランスn1，n2はその１次巻線及び２
次巻線、Ｓは該１次巻線側に接続されたスイツチ
ング素子（以下トランジスタ）Ｂはトランジスタ
Ｓの制御回路で該トランジスタＳを一定周期（無
制御）でオン、オフせしめる制御信号を送出す
る。Ｑは２次巻線n2側に設けた制御用トランジス
タ、Ａは該制御用トランジスタＱの制御回路で、
出力電圧E0に応じてパルス幅制御された信号を
送出する。L0，C0は出力平滑回路を形成するチ
ヨークコイル及びコンデンサ、R0は負荷Ｄはフ
ライホイル用ダイオード、nbはベース巻線であ
る。この回路は直流入力ＥをトランジスタＳによ
りオン、オフ（スイツチングされて変換用トラン
スＴに印加して該トランスＴに交流出力を発生す
る。２次側の交流出力は制御用トランジスタＱの
パルス幅制御動作により制御、整流され出力平滑
回路を介して常時安定な直流出力電圧E0を負荷
R0に供給するものものである。この回路は２次
側制御のために主整流用ダイオードが不要であり
高効率化ができると同時に１次側トランジスタ用
制御回路Ｂのアイソレーシヨン用トランスが不要
であるために小型、低コスト化ができる等の利点
を有するが、その反面該トランジスタＳは負荷状
態に係わりなくオン、オフ動作を行うために該ト
ランジスタＳのオフ時のサージ電圧が大きく（第
２図ａ）又、オンオフ、スイツチング時の損失が
大きくなる（第２図ｃ）欠点がある。なお、第２
図ｂはトランジスタＳのコレクタ電流（Ic）波形
である。本発明は上記の欠点を解消するものであ
り以下図面を用いて詳細に説明する。第３図、第
４図は本発明の一実施例回路図及びその各部動作
波形図で従来例と同一符号は同等部分を示す。本
発明はトランジスタＳの制御信号（もしくは変換
用トランスの１次又は２次側出力）と同期するよ
うにした同期遅延回路Ｃを設け、該遅延回路Ｃに
より制御回路Ａを制御せしめることにより制御用
トランジスタＱのオン動作を該トランジスタＳの
オン動作から所要時間遅延した後に行い、又制御
用トランジスタＱのオフ動作はパルス幅制御信号
の後方からパルス幅制御により該トランジスタＳ
のオフ動作以前に行なわしめるようにしたことを
特徴とするものである。次に第４図を用いて詳述
する。
先ずトランジスタＳは制御回路Ｂの制御信号
（第４図ａ）により一定周期のオン、オフ動作
（定周波発振）を行いトランスＴの１次巻線n1を
介して２次巻線n2側に第４図ｄに示す交流出力を
発生する。なお第４図ｂはトランジスタＳの電圧
（VCE）波形である。遅延回路Ｃは該交流出力の
立上り電圧をダイオードD0を介して検出し、所
要時間幅（t1）の同期パルス（第４図ｆ）を発生
する。一方制御回路Ａは前記制御信号（第４図
ａ）と同期する三角波基準信号(イ)と出力電圧E0
の昇降により検出レベルを変化せしめる検出信号
(ロ)を比較（第２図ｇ）すると共に前記同期パルス
（第４図ｆ）により制御されて第４図ｈに示す如
くパルス幅制御された信号を制御用トランジスタ
Ｑに印加する。このパルス幅信号は上記同期パル
ス（第４図ｆ）の時間幅（t1）即ちトランジスタ
Ｓの蓄積時間以上遅延して立上がり、又、出力電
圧に応じて後方からパルス幅制御されて立下るた
め該制御用トランジスタＱはオン動作時は該トラ
ンジスタＳのオン動作より遅延し、又オフ時は該
トランジスタＳより早くオフ動作に至る。なお、
第４図ｂはトランジスタＳのコレクタ電流波形
又、ｉ及びｊは制御用トランジスタＱのコレクタ
電流波形及びエミツタ、コレクタ間電圧波形であ
る。即ち本発明によれば１次側スイツチング素子
Ｓのオン、オフスイツチング時は制御用トランジ
スタＱは必ずオフ状態である。換言すればスイツ
チング素子Ｓは無負荷状態でスイツチングするた
めにこの間のスイツチング損失（第４図ｋ）は低
減し、低ノイズ、低発熱及び効率を向上できる利
点がある。以上実施例においては一石式コンバー
タの例について説明したがこの他の第５図に示す
如く２石式コンバータに通用できることは明白で
あり、更に１次巻線側において自励振型スイツチ
ング回路を適用しても同様に実施できる。以上の
説明から明らかなように本発明によれば低ノイ
ズ、高効率なコンバータを小型、安価に提供でき
るので実用上の効果は大きい。
（第４図ａ）により一定周期のオン、オフ動作
（定周波発振）を行いトランスＴの１次巻線n1を
介して２次巻線n2側に第４図ｄに示す交流出力を
発生する。なお第４図ｂはトランジスタＳの電圧
（VCE）波形である。遅延回路Ｃは該交流出力の
立上り電圧をダイオードD0を介して検出し、所
要時間幅（t1）の同期パルス（第４図ｆ）を発生
する。一方制御回路Ａは前記制御信号（第４図
ａ）と同期する三角波基準信号(イ)と出力電圧E0
の昇降により検出レベルを変化せしめる検出信号
(ロ)を比較（第２図ｇ）すると共に前記同期パルス
（第４図ｆ）により制御されて第４図ｈに示す如
くパルス幅制御された信号を制御用トランジスタ
Ｑに印加する。このパルス幅信号は上記同期パル
ス（第４図ｆ）の時間幅（t1）即ちトランジスタ
Ｓの蓄積時間以上遅延して立上がり、又、出力電
圧に応じて後方からパルス幅制御されて立下るた
め該制御用トランジスタＱはオン動作時は該トラ
ンジスタＳのオン動作より遅延し、又オフ時は該
トランジスタＳより早くオフ動作に至る。なお、
第４図ｂはトランジスタＳのコレクタ電流波形
又、ｉ及びｊは制御用トランジスタＱのコレクタ
電流波形及びエミツタ、コレクタ間電圧波形であ
る。即ち本発明によれば１次側スイツチング素子
Ｓのオン、オフスイツチング時は制御用トランジ
スタＱは必ずオフ状態である。換言すればスイツ
チング素子Ｓは無負荷状態でスイツチングするた
めにこの間のスイツチング損失（第４図ｋ）は低
減し、低ノイズ、低発熱及び効率を向上できる利
点がある。以上実施例においては一石式コンバー
タの例について説明したがこの他の第５図に示す
如く２石式コンバータに通用できることは明白で
あり、更に１次巻線側において自励振型スイツチ
ング回路を適用しても同様に実施できる。以上の
説明から明らかなように本発明によれば低ノイ
ズ、高効率なコンバータを小型、安価に提供でき
るので実用上の効果は大きい。
第１図、第２図は従来回路及びその各部動作波
形図、第３図、第４図は本発明の一実施例回路図
及びその各部動作波形図、第５図は本発明の他の
実施例回路図である。図においてＥは直流入力電
源、Ｔは出力トランス、n1，n2はその１次及び２
次巻線、Ｓ，S1，S2はスイツチング素子（トラン
ジスタ）、Ｑ，Q1，Q2は制御用トランジスタ、
Ａ，Ｂは制御回路、Ｃは同期遅延回路である。
形図、第３図、第４図は本発明の一実施例回路図
及びその各部動作波形図、第５図は本発明の他の
実施例回路図である。図においてＥは直流入力電
源、Ｔは出力トランス、n1，n2はその１次及び２
次巻線、Ｓ，S1，S2はスイツチング素子（トラン
ジスタ）、Ｑ，Q1，Q2は制御用トランジスタ、
Ａ，Ｂは制御回路、Ｃは同期遅延回路である。
Claims (1)
- １ 変換用トランスの１次巻線側に設けたトラン
ジスタのスイツチング動作により変換用トランス
に交流出力を発生せしめ、該交流出力を該変換用
トランスの２次巻線側に設けた制御用トランジス
タにより制御整流するようにしたDC−DCコンバ
ータにおいて、遅延回路を設け前記トランジスタ
の制御信号もしくは前記トランスの１次又は２次
側出力と同期し、且つ該制御信号もしくは該トラ
ンスの１次又は２次出力より前記１次側トランジ
スタの蓄積時間以上遅延して立上ると共に先に立
下るパルス幅制御信号を制御用トランジスタに加
えて該交流出力を制御整流するようにしたことを
特徴とするDC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041148A JPS57156670A (en) | 1981-03-20 | 1981-03-20 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041148A JPS57156670A (en) | 1981-03-20 | 1981-03-20 | Dc-dc converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57156670A JPS57156670A (en) | 1982-09-28 |
| JPH0121695B2 true JPH0121695B2 (ja) | 1989-04-21 |
Family
ID=12600327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56041148A Granted JPS57156670A (en) | 1981-03-20 | 1981-03-20 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57156670A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184963A3 (en) * | 1984-12-13 | 1987-08-19 | Unitrode Corporation | Synchronous power rectifier and applications thereof |
| JPS63290163A (ja) * | 1987-05-20 | 1988-11-28 | Nec Corp | スイッチング電源回路 |
| JP2008138812A (ja) * | 2006-12-04 | 2008-06-19 | Tgk Co Ltd | 差圧弁 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5490522A (en) * | 1977-12-28 | 1979-07-18 | Fujitsu Ltd | Power circuit |
-
1981
- 1981-03-20 JP JP56041148A patent/JPS57156670A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57156670A (en) | 1982-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7379309B2 (en) | High-frequency DC-DC converter control | |
| USRE36571E (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP3164838B2 (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
| KR890702327A (ko) | 제로 전압 스위칭 dc-ac 인버터 또는 콘버터 | |
| JPH03173354A (ja) | 電力変換回路 | |
| JPH04364359A (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| JP3344356B2 (ja) | スイッチング電源装置 | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| JPH04368464A (ja) | 直流電源装置 | |
| JP2002262570A (ja) | スイッチング電源装置 | |
| US5822198A (en) | Single stage power converter and method of operation thereof | |
| JP2003102175A (ja) | 低リプルｄｃ−ｄｃコンバータ装置 | |
| JPH08111975A (ja) | 直流電源装置 | |
| JP3406905B2 (ja) | スイッチング電源回路 | |
| JPH0121695B2 (ja) | ||
| JP3758910B2 (ja) | バックアップ回路を備えた無停電電源装置 | |
| JP2002112555A (ja) | インバータ装置 | |
| JP2990481B2 (ja) | １次・２次ｐｗｍ制御によるソフトスイッチング方法 | |
| JPS62148091A (ja) | 抵抗溶接機の制御装置 | |
| JP2002151978A (ja) | 絶縁型ｐｗｍ電力増幅器 | |
| JP2656625B2 (ja) | 共振コンバータ | |
| JPH0318275A (ja) | スイッチング電源装置 | |
| JP2003244962A (ja) | スイッチング電源装置 | |
| JPS6226266B2 (ja) |