JPH01220509A - 信号抑圧回路 - Google Patents
信号抑圧回路Info
- Publication number
- JPH01220509A JPH01220509A JP63045182A JP4518288A JPH01220509A JP H01220509 A JPH01220509 A JP H01220509A JP 63045182 A JP63045182 A JP 63045182A JP 4518288 A JP4518288 A JP 4518288A JP H01220509 A JPH01220509 A JP H01220509A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transistor
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は雑音除去のために使用される信号抑圧回路に関
するものである。
するものである。
従来の技術
従来の信号抑圧回路としては、第４図に示すものがある
。第４図の信号抑圧回路において、入力端子２３に入力
された信号は、コンデンサ２４により直流分を阻止され
て、交流分のみがダイオード２５のカソードと、ダイオ
ード２６のアノードの共通接続点に供給される。ダイオ
ード２５のア □ノードとダイオード２６のカソード
の共通接続点は、抵抗２７を介して接地端子２９で接地
されているため、入力信号が零の時は、ダイオード２５
゜２６は共にオフとなるが、入力信号が負の値でその絶
対値が、ダイオード２５の順方向降下電圧よりも大きい
時は、ダイオード２５はオンとなり、負の入力信号はダ
イオード２５を通して、出力端子２８へ出力される。一
方、入力信号が正の値でダイオード２６の順方向降下電
圧よりも高い値となると、ダイオード２６がオンとなり
、これにより、ダイオード２６の順方向降下電圧よりも
大なる入力信号は、ダイオード２６を通して出力端子２
７へ出力される。従って、第４図に示す信号抑圧回路に
おいては、ダイオード２５の順方向降下電圧をＶＤＩ、
ダイオード２６の順方向降下電圧をＶＯ２とすると、Ｖ
ＤＩよりも小レベルが、ＶＤＩ’よりも大レベルの入力
信号のみを通過させ、■旧がらＶＯ２までの範囲にある
波形の中間部分のみを抑圧する。
。第４図の信号抑圧回路において、入力端子２３に入力
された信号は、コンデンサ２４により直流分を阻止され
て、交流分のみがダイオード２５のカソードと、ダイオ
ード２６のアノードの共通接続点に供給される。ダイオ
ード２５のア □ノードとダイオード２６のカソード
の共通接続点は、抵抗２７を介して接地端子２９で接地
されているため、入力信号が零の時は、ダイオード２５
゜２６は共にオフとなるが、入力信号が負の値でその絶
対値が、ダイオード２５の順方向降下電圧よりも大きい
時は、ダイオード２５はオンとなり、負の入力信号はダ
イオード２５を通して、出力端子２８へ出力される。一
方、入力信号が正の値でダイオード２６の順方向降下電
圧よりも高い値となると、ダイオード２６がオンとなり
、これにより、ダイオード２６の順方向降下電圧よりも
大なる入力信号は、ダイオード２６を通して出力端子２
７へ出力される。従って、第４図に示す信号抑圧回路に
おいては、ダイオード２５の順方向降下電圧をＶＤＩ、
ダイオード２６の順方向降下電圧をＶＯ２とすると、Ｖ
ＤＩよりも小レベルが、ＶＤＩ’よりも大レベルの入力
信号のみを通過させ、■旧がらＶＯ２までの範囲にある
波形の中間部分のみを抑圧する。
発明が解決しようとする課題
この様な従来の構成では、前記、ダイオード２５゜２６
の順方向降下電圧ＶＤ１． ＶＯ２が、約０．７Ｖ程度
であるため、約１．４Ｖ程度の範囲の信号が抑圧される
。このため、入力信号が小さい場合には、予め太き（増
幅して入力してやらないと、必要な信号成分までも抑圧
してしまうという問題点があった。
の順方向降下電圧ＶＤ１． ＶＯ２が、約０．７Ｖ程度
であるため、約１．４Ｖ程度の範囲の信号が抑圧される
。このため、入力信号が小さい場合には、予め太き（増
幅して入力してやらないと、必要な信号成分までも抑圧
してしまうという問題点があった。
本発明は、上記の問題点を解決するもので、予め増幅す
ることなく微小な雑音のみを抑圧し、除去することので
きる信号抑圧回路を提供することを目的とするものであ
る。
ることなく微小な雑音のみを抑圧し、除去することので
きる信号抑圧回路を提供することを目的とするものであ
る。
課題を解決するための手段
本発明は、活性領域で動作しているトランジスタのベー
スまたはダイオードのアノードに信号を入力し、前記ト
ランジスタのエミッタまたはダイオードのカソード側の
出力回路がら出力信号を取り出す回路において、任意に
決められた電圧に対応する前記出力信号の一部分を、電
流に変換して前記出力回路に帰還する構成をそなえた信
号抑圧回路である。
スまたはダイオードのアノードに信号を入力し、前記ト
ランジスタのエミッタまたはダイオードのカソード側の
出力回路がら出力信号を取り出す回路において、任意に
決められた電圧に対応する前記出力信号の一部分を、電
流に変換して前記出力回路に帰還する構成をそなえた信
号抑圧回路である。
作用
本発明によると、接合部の活性領域での順方向電圧の変
化を利用して、微小な雑音のみを抑圧できる。
化を利用して、微小な雑音のみを抑圧できる。
実施例
第１図はトランジスタを用いた本発明実施側の信号抑圧
回路の構成図であり、トランジスタ３０のエミッタに定
電流源３１を有し、かつ同エミッタに、リミッタ回路（
ＬＩＭ）３２および電圧電流変換回路（Ｖ／１）３３を
結合し、その電圧電流変換回路３３の信号を定電流源３
１に帰還結合したものである。そして、この第１図の回
路で、トランジスタ３０のコレクタは電源３４に、定電
流源３１の他端は接地点３５にそれぞれ、接続され、同
トランジスタ３０のベースを入力端子３６とし、そのエ
ミッタを出力端子３７として用いる。
回路の構成図であり、トランジスタ３０のエミッタに定
電流源３１を有し、かつ同エミッタに、リミッタ回路（
ＬＩＭ）３２および電圧電流変換回路（Ｖ／１）３３を
結合し、その電圧電流変換回路３３の信号を定電流源３
１に帰還結合したものである。そして、この第１図の回
路で、トランジスタ３０のコレクタは電源３４に、定電
流源３１の他端は接地点３５にそれぞれ、接続され、同
トランジスタ３０のベースを入力端子３６とし、そのエ
ミッタを出力端子３７として用いる。
第２図は、第１図のトランジスタ３０に代えて、ダイオ
ード３８を用いた本発明実施側の信号抑圧回路の回路図
である。
ード３８を用いた本発明実施側の信号抑圧回路の回路図
である。
つぎに、本発明を具体回路例により、詳しくのべる。
第３図は本発明の信号抑圧回路の具体回路図であり、２
０は電源、１９は接地、１８は入力端子、１９は出力端
子、２２は直流電圧源、３゜４．７はＮＰＮ）ランリス
タ、１１，１２，１５゜１７は定電流源、１，２．５．
６はＰＮＰ ）ランリスタ、９，１０，１３．１４は抵
抗、８はコンデンサである。
０は電源、１９は接地、１８は入力端子、１９は出力端
子、２２は直流電圧源、３゜４．７はＮＰＮ）ランリス
タ、１１，１２，１５゜１７は定電流源、１，２．５．
６はＰＮＰ ）ランリスタ、９，１０，１３．１４は抵
抗、８はコンデンサである。
入力信号Ｖｉｎが入力された時のトランジスタ３を流れ
る電流値Ｉ３は、定電流源１５の電流値をｒ＋ｓとする
と、 同様にトランジスタ４を流れる電流値Ｉ４は、２段目の
差動増幅器を構成するトランジスタ５とトランジスタ６
のベースに入力する信号Ｖ、は、抵抗１３の抵抗値が抵
抗１４の抵抗値に等しくＲＬであるとすると、 Ｖ＠＝ＲＬ（１３１４） 一方、トランジスタ６を流れる電流値Ｉ６は、定電流源
１６の電流値を１１６として、 であるから、式（３）を代入して、 ・・・・・・（５） この時、出力信号Ｖ。ｕｔは、定電流源１２の電流値を
１１２として、 この出力信号Ｖ。ｕｔが再び入力信号Ｖ ｉ ｎｏとし
て、回路に帰還される。そして、最初の入力信号Ｖ ｉ
ｎがこの回路の抑圧範囲にあるときは、上のような帰還
が繰り返えされて、トランジスタ３と４が平衡状態を保
つようになって信号は、抑圧される。
る電流値Ｉ３は、定電流源１５の電流値をｒ＋ｓとする
と、 同様にトランジスタ４を流れる電流値Ｉ４は、２段目の
差動増幅器を構成するトランジスタ５とトランジスタ６
のベースに入力する信号Ｖ、は、抵抗１３の抵抗値が抵
抗１４の抵抗値に等しくＲＬであるとすると、 Ｖ＠＝ＲＬ（１３１４） 一方、トランジスタ６を流れる電流値Ｉ６は、定電流源
１６の電流値を１１６として、 であるから、式（３）を代入して、 ・・・・・・（５） この時、出力信号Ｖ。ｕｔは、定電流源１２の電流値を
１１２として、 この出力信号Ｖ。ｕｔが再び入力信号Ｖ ｉ ｎｏとし
て、回路に帰還される。そして、最初の入力信号Ｖ ｉ
ｎがこの回路の抑圧範囲にあるときは、上のような帰還
が繰り返えされて、トランジスタ３と４が平衡状態を保
つようになって信号は、抑圧される。
ここで
Ｉｓ２：Ｉ’ランジリス２の飽和電流
ｋ ：ボルツマン定数
Ｔ ：絶対温度
ｑ ：電子の単位電荷
抑圧範囲Ｖ ｓｕｐは、Ｉ６による■７の増減によって
生じるトランジスタ２のｖａｇの変化量によって決まり
、その最大値は、Ｉｓ”１１６の時である。
生じるトランジスタ２のｖａｇの変化量によって決まり
、その最大値は、Ｉｓ”１１６の時である。
式（６）において、ｌ５＝Ｏのときの出力信号Ｖ。ｕｔ
ｌとｌ５＝ＩＩ８のときの出力信号Ｖ。ｕｔ２との差を
△Ｖ ｏｕｔとすると、この回路のゲインはほぼＯｄＢ
なので、△Ｖ ｏｕｔを入力換算したものが、最大抑圧
範囲Ｖ ５ｕｐｓ＊ｓｘに相当する。
ｌとｌ５＝ＩＩ８のときの出力信号Ｖ。ｕｔ２との差を
△Ｖ ｏｕｔとすると、この回路のゲインはほぼＯｄＢ
なので、△Ｖ ｏｕｔを入力換算したものが、最大抑圧
範囲Ｖ ５ｕｐｓ＊ｓｘに相当する。
Ｖｓｕｐｍｓｘ＝ Ｖｏｕｔ２ Ｖｏｕｔ １すなわ
ち、最大抑圧範囲Ｖ ５ｕｐｓ□は、定電流源１６の電
流値１１６と定電流源１２の電流値１１２の比によって
定まる。
ち、最大抑圧範囲Ｖ ５ｕｐｓ□は、定電流源１６の電
流値１１６と定電流源１２の電流値１１２の比によって
定まる。
１＋ｓ： ｌｌ２＝１ ： ２の時、Ｖｓｕｐｓｓｘ＝
１０ 、５ａ＋ＶＩｌｌ： ｌｌ２＝１ ： ５の１
寺、Ｖ ｓｕｐｍ＊ｘ −３、６ｍＶとなる。
１０ 、５ａ＋ＶＩｌｌ： ｌｌ２＝１ ： ５の１
寺、Ｖ ｓｕｐｍ＊ｘ −３、６ｍＶとなる。
発明の効果
以上の様に本発明は、定電流源１６の電流値１１８と定
電流源１２の電流値■１２の比を設定することにより、
最大抑圧範囲を数−Ｖから精度よく得ることができるの
で、入力信号を予め増幅することなく微小な雑音のみを
抑圧することができる。
電流源１２の電流値■１２の比を設定することにより、
最大抑圧範囲を数−Ｖから精度よく得ることができるの
で、入力信号を予め増幅することなく微小な雑音のみを
抑圧することができる。
第１図は本発明実施側の信号抑圧回路の回路図、第２図
は本発明の別の実施例信号抑圧回路の回路図、第３図は
本発明実施側の信号抑圧回路の具体回路図、第４図は従
来の信号抑圧回路の回路図である。 １．２．３，４．５．６．７・・・・・・トランジスタ
、８・・・・・・コンデンサ、９，１０，１３．１４・
・・・・・抵抗、１１．１２，１５，１６．１７・・・
・・・定電流源、３０・・・・・・トランジスタ、３１
・・・・・・定電流源、３２・・・・・・リミッタ回路
、３３・・・・・・電圧電流変換回路。 代理人の氏名 弁理士 中尾敏男 ほか１名３Ｏ−）−
ランシ゛ヌタ ／ 好
は本発明の別の実施例信号抑圧回路の回路図、第３図は
本発明実施側の信号抑圧回路の具体回路図、第４図は従
来の信号抑圧回路の回路図である。 １．２．３，４．５．６．７・・・・・・トランジスタ
、８・・・・・・コンデンサ、９，１０，１３．１４・
・・・・・抵抗、１１．１２，１５，１６．１７・・・
・・・定電流源、３０・・・・・・トランジスタ、３１
・・・・・・定電流源、３２・・・・・・リミッタ回路
、３３・・・・・・電圧電流変換回路。 代理人の氏名 弁理士 中尾敏男 ほか１名３Ｏ−）−
ランシ゛ヌタ ／ 好
Claims (1)
- 活性領域で動作しているトランジスタのベースまたはダ
イオードのアノードに信号を入力し、前記トランジスタ
のエミッタまたはダイオードのカソード側の出力回路か
ら出力信号を取り出す回路において、任意に決められた
電圧に対応する前記出力信号の一部分を、電流に変換し
て前記出力回路に帰還することを特徴とする信号抑圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045182A JPH01220509A (ja) | 1988-02-26 | 1988-02-26 | 信号抑圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045182A JPH01220509A (ja) | 1988-02-26 | 1988-02-26 | 信号抑圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220509A true JPH01220509A (ja) | 1989-09-04 |
Family
ID=12712128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045182A Pending JPH01220509A (ja) | 1988-02-26 | 1988-02-26 | 信号抑圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459786A (en) * | 1991-02-19 | 1995-10-17 | Nec Corporation | Loudspeaker telephone device comprising a novel noise suppressing circuit |
-
1988
- 1988-02-26 JP JP63045182A patent/JPH01220509A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459786A (en) * | 1991-02-19 | 1995-10-17 | Nec Corporation | Loudspeaker telephone device comprising a novel noise suppressing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315748B2 (ja) | 増幅回路 | |
| US5081378A (en) | Logarithmic amplifier | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPS5836014A (ja) | 電子インピ−ダンス装置 | |
| JPH01220509A (ja) | 信号抑圧回路 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JPH0242178B2 (ja) | ||
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH01251910A (ja) | 信号抑圧回路 | |
| JPH03744Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| KR940003612Y1 (ko) | 오디오증폭기의 출력전압 안정화회로 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0297105A (ja) | 帰還制御増幅回路 |