JPH01220511A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH01220511A JPH01220511A JP63045179A JP4517988A JPH01220511A JP H01220511 A JPH01220511 A JP H01220511A JP 63045179 A JP63045179 A JP 63045179A JP 4517988 A JP4517988 A JP 4517988A JP H01220511 A JPH01220511 A JP H01220511A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- vbe
- transistor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル信号処理やアナログ信号のスイッ
チングを行なわしめる時に用いられるパルス信号として
、幅の広い基準パルス信号の立上り又は立下り時間を基
準とした一定パルス時間幅 。
チングを行なわしめる時に用いられるパルス信号として
、幅の広い基準パルス信号の立上り又は立下り時間を基
準とした一定パルス時間幅 。
の鋭いパルスを発生するためのパルス発生回路に関する
ものである。
ものである。
従来の技術
従来はロジック回路手段を用いて第３図に示す回路を構
成して用いていた。以下、第３図の回路図の動作につい
て第４図の動作回路図とともに説明する。
成して用いていた。以下、第３図の回路図の動作につい
て第４図の動作回路図とともに説明する。
入力端子１に信号ａのような波形の基準パルスを印加し
た場合、インバータ２の出力線３には信号すのような波
形のパルス出力が現われる。
た場合、インバータ２の出力線３には信号すのような波
形のパルス出力が現われる。
さらに、信号すは別のインバータ４に印加され、その出
力線５には信号Ｃのような波形のパルス出力が得られる
。この信号Ｃを可変抵抗６と容量７とで構成される時定
数回路を通過させると、信号線８には信号ｄのような遅
延パルスが得られるので、２の信号ｄのパルスと前述し
た信号すのパルスとを、図に示すように、ナンド（ＮＡ
ＮＤ）ゲート９に加えると、出力線１０には信号ｅに示
す負の時間幅のパルス出力が得られる。従って、信号ａ
の時間幅の広い負のパルスはその立下り時間を基準とし
た信号ｅのような時間幅の狭いパルスを発生させること
ができる。
力線５には信号Ｃのような波形のパルス出力が得られる
。この信号Ｃを可変抵抗６と容量７とで構成される時定
数回路を通過させると、信号線８には信号ｄのような遅
延パルスが得られるので、２の信号ｄのパルスと前述し
た信号すのパルスとを、図に示すように、ナンド（ＮＡ
ＮＤ）ゲート９に加えると、出力線１０には信号ｅに示
す負の時間幅のパルス出力が得られる。従って、信号ａ
の時間幅の広い負のパルスはその立下り時間を基準とし
た信号ｅのような時間幅の狭いパルスを発生させること
ができる。
発明が解決しようとする課題
ここでＮＡＮＤゲート９は、その２人力が共にハイレベ
ルになったときのみロウレベルなるロジックであるが、
ハイレベルとなるスレッショルド電圧ＶＩＨは一般に温
度特性を有し、温度とともに高くなる。従って、信号す
のように、立上りの急峻な場合はスレッショルド電圧Ｖ
ＩＨによる時間差はないが、信号ｄに示すような波形の
場合はスレッショルド電圧Ｖ！旧又はＶ ＩＨ２によっ
てＮＡＮＤゲート９の出力パルス信号ｅのパルス時間幅
はＰＷＩ又はＰＷ２になり温度により時間幅が変化する
。
ルになったときのみロウレベルなるロジックであるが、
ハイレベルとなるスレッショルド電圧ＶＩＨは一般に温
度特性を有し、温度とともに高くなる。従って、信号す
のように、立上りの急峻な場合はスレッショルド電圧Ｖ
ＩＨによる時間差はないが、信号ｄに示すような波形の
場合はスレッショルド電圧Ｖ！旧又はＶ ＩＨ２によっ
てＮＡＮＤゲート９の出力パルス信号ｅのパルス時間幅
はＰＷＩ又はＰＷ２になり温度により時間幅が変化する
。
また、このロジック回路の電源電圧が異なった場合にお
ける信号ｅの出力パルスの時間幅も変化する。即ち、前
述した回路において電源電圧が上昇したときを考えてみ
ると、第４図の信号す。
ける信号ｅの出力パルスの時間幅も変化する。即ち、前
述した回路において電源電圧が上昇したときを考えてみ
ると、第４図の信号す。
ｃ、ｅの各波形のハイレベルは前より電圧が高くなった
値にほぼ等しい値だけ高くなり、可変抵抗６及び容量７
からなる時定数回路に加わる電圧が高くなる。時定数回
路の時定数Ｔは可変抵抗の抵抗値をＲ２容量の値をＣと
すると、Ｔ＝Ｃ（Ｆ＞・Ｒ（Ω）秒であるため、信号ｄ
の応答波形は２点鎖線で示すようになり、スレッショル
ド電圧Ｖ「旧またはＶ ＩＨ２の電圧と交差する時間が
異なるので、信号ｅのパルス出力時間幅ＰＷＩまたはｐ
ｙ２は異なったものとなる。更に、時間幅が数十ｎｓが
必要な場合は立上り立下り時間も当然高速であることが
必要条件となるが、通常のロジック回路では問題があり
、高速ロジック回路手段、たとえば、ショットキタイプ
のＴＴＬを使う必要がある。
値にほぼ等しい値だけ高くなり、可変抵抗６及び容量７
からなる時定数回路に加わる電圧が高くなる。時定数回
路の時定数Ｔは可変抵抗の抵抗値をＲ２容量の値をＣと
すると、Ｔ＝Ｃ（Ｆ＞・Ｒ（Ω）秒であるため、信号ｄ
の応答波形は２点鎖線で示すようになり、スレッショル
ド電圧Ｖ「旧またはＶ ＩＨ２の電圧と交差する時間が
異なるので、信号ｅのパルス出力時間幅ＰＷＩまたはｐ
ｙ２は異なったものとなる。更に、時間幅が数十ｎｓが
必要な場合は立上り立下り時間も当然高速であることが
必要条件となるが、通常のロジック回路では問題があり
、高速ロジック回路手段、たとえば、ショットキタイプ
のＴＴＬを使う必要がある。
以上述べたように従来例によると発生したパルスの時間
幅が温度と電源電圧によって変化することと、高速の立
上り、立下りが要求される用途で通常の拡散プロセスで
他のリニア回路と１チツプ集積化する場合に高速動作で
きないという大きな問題があった。
幅が温度と電源電圧によって変化することと、高速の立
上り、立下りが要求される用途で通常の拡散プロセスで
他のリニア回路と１チツプ集積化する場合に高速動作で
きないという大きな問題があった。
課題を解決するための手段
本発明は基準となる入力パルス信号に同期した一定振幅
のパルスを形成する波形整形回路と、この波形整形回路
の出力に定電流能動回路と容量とを並列に負荷したエミ
ッタホロワを接続し、前記容量の充放電を前記エミッタ
ホロワと前記定電流能動回路とで行ない、あらかじめ設
定した電圧または可変調整回路で設定した電圧と前記容
量の端子電圧とを比較回路で比較し、同比較回路の出力
と前記入力パルス信号とを論理処理する電流モー本発明
によると、エミッタホロワ、定電流回路および電流モー
ド論理回路のすべての素子を不飽和電流域で動作させる
ことができ、高速応答性があり、また、電源電圧変動、
温度変動に対しても、常に一定幅のパルスを発生するこ
とができる。
のパルスを形成する波形整形回路と、この波形整形回路
の出力に定電流能動回路と容量とを並列に負荷したエミ
ッタホロワを接続し、前記容量の充放電を前記エミッタ
ホロワと前記定電流能動回路とで行ない、あらかじめ設
定した電圧または可変調整回路で設定した電圧と前記容
量の端子電圧とを比較回路で比較し、同比較回路の出力
と前記入力パルス信号とを論理処理する電流モー本発明
によると、エミッタホロワ、定電流回路および電流モー
ド論理回路のすべての素子を不飽和電流域で動作させる
ことができ、高速応答性があり、また、電源電圧変動、
温度変動に対しても、常に一定幅のパルスを発生するこ
とができる。
第１図は本発明のパルス発生回路の具体回路例であり、
入力端子Ｐ３に供給された基準パルスの立下り時間を基
準にして、あらかじめ設定された一定時間幅のパルスを
出力端子Ｐ１及びＲ２に出力するものである。
入力端子Ｐ３に供給された基準パルスの立下り時間を基
準にして、あらかじめ設定された一定時間幅のパルスを
出力端子Ｐ１及びＲ２に出力するものである。
高速動作を実現するため、ロジックの要素回路は定電流
形の不飽和差動増幅器を用いて構成することにより、シ
ョットキプロセスなどの特殊な拡散プロセスを用いるこ
とな（、リニア回路と同一チップに集積化することがで
きる。第１図において、抵抗Ｒ１１，ＲＩ２． Ｒ１３
Ｔ Ｒ１４とトランジスタＱ １７ 、 Ｑ ＋ａ ＊
Ｑ ＋ｓおよび抵抗ＲＩ５． ＲＩＢとトランジスタ
Ｑ２０．Ｑ２１から構成する回路はそれぞれ電圧源ｖ、
、Ｖｂおよび電流源１ｃ（０２０＞を作成している。
形の不飽和差動増幅器を用いて構成することにより、シ
ョットキプロセスなどの特殊な拡散プロセスを用いるこ
とな（、リニア回路と同一チップに集積化することがで
きる。第１図において、抵抗Ｒ１１，ＲＩ２． Ｒ１３
Ｔ Ｒ１４とトランジスタＱ １７ 、 Ｑ ＋ａ ＊
Ｑ ＋ｓおよび抵抗ＲＩ５． ＲＩＢとトランジスタ
Ｑ２０．Ｑ２１から構成する回路はそれぞれ電圧源ｖ、
、Ｖｂおよび電流源１ｃ（０２０＞を作成している。
ここで、第２図の信号Ａに示すような時間幅ｔ！の基準
パルス入力を端子Ｐ３に加えた場合、トランジスタＱ１
４． Ｑ１０． Ｑ１６と抵抗Ｒｓ、Ｒ＋ｏから成る差
動比較回路で電圧Ｖｂと比較し、トランジスタＱ１４の
コレクタに、第２図の信号Ｂのように。
パルス入力を端子Ｐ３に加えた場合、トランジスタＱ１
４． Ｑ１０． Ｑ１６と抵抗Ｒｓ、Ｒ＋ｏから成る差
動比較回路で電圧Ｖｂと比較し、トランジスタＱ１４の
コレクタに、第２図の信号Ｂのように。
トランジスタＱＣｓのコレクタ電流Ｉ Ｃ（Ｑ１６）と
抵抗Ｒ９で決まる振幅が一定なパルスを出力する。この
信号ＢをトランジスタＱＩ２．Ｑ＋３と抵抗Ｒ８で構成
するエミッタホロワを通して電流増幅し、トランジスタ
Ｑ１７Ｊエミッタ、トランジスタＱＩ３のコレクタの接
続点と接地点との間に容量ＣＩを接続することにより、
この容量ＣＩの両端の電圧は第２図の信号Ｃのような電
圧波形が発生する。即ち、トランジスタＱＩ２のベース
電圧が低くなるときは容Ｉ Ｃ＋に以前の高い電圧が蓄
えられているため、トランジスタＱ１２はカットオフと
なる。したがって容量に蓄えられた電圧は定電流源トラ
ンジスタＱ１３のコレクタ電流によって定電流放電され
る。
抵抗Ｒ９で決まる振幅が一定なパルスを出力する。この
信号ＢをトランジスタＱＩ２．Ｑ＋３と抵抗Ｒ８で構成
するエミッタホロワを通して電流増幅し、トランジスタ
Ｑ１７Ｊエミッタ、トランジスタＱＩ３のコレクタの接
続点と接地点との間に容量ＣＩを接続することにより、
この容量ＣＩの両端の電圧は第２図の信号Ｃのような電
圧波形が発生する。即ち、トランジスタＱＩ２のベース
電圧が低くなるときは容Ｉ Ｃ＋に以前の高い電圧が蓄
えられているため、トランジスタＱ１２はカットオフと
なる。したがって容量に蓄えられた電圧は定電流源トラ
ンジスタＱ１３のコレクタ電流によって定電流放電され
る。
次に、トランジスタＱＩ２のベース電圧が高くなれば、
トランジスタＱＩ２はエミッタホロワとして動作するよ
うになり容量Ｃ＋に急速に充電する。以上の動作を行な
う結果、第２図の信号Ｂの波形は容量Ｃ＋の端子電圧と
して、同図の信号Ｃのようになり、トランジスタＱ＋ｏ
のベースに接続される。
トランジスタＱＩ２はエミッタホロワとして動作するよ
うになり容量Ｃ＋に急速に充電する。以上の動作を行な
う結果、第２図の信号Ｂの波形は容量Ｃ＋の端子電圧と
して、同図の信号Ｃのようになり、トランジスタＱ＋ｏ
のベースに接続される。
トランジスタＱｓ＋ Ｑ＋ｏ、Ｑ＋＋及び抵抗Ｒｓ、
Ｒ６ｅＲ７で構成する回路は第２の比較器であって、出
力パルス幅調整を行なう可変抵抗ＶＲで設定された電圧
をトランジスタＱ８．Ｑ７で電圧シフトして、トランジ
スタＱ９のベースに加えられる基準電圧と前述のトラン
ジスタＱ＋ｏのベースに加えられた電圧波形とを比較し
、各トランジスタＱ＋ｏ、Ｑｓにそれぞれ第２図の信号
り、Ｅのパルス出力を発生する。
Ｒ６ｅＲ７で構成する回路は第２の比較器であって、出
力パルス幅調整を行なう可変抵抗ＶＲで設定された電圧
をトランジスタＱ８．Ｑ７で電圧シフトして、トランジ
スタＱ９のベースに加えられる基準電圧と前述のトラン
ジスタＱ＋ｏのベースに加えられた電圧波形とを比較し
、各トランジスタＱ＋ｏ、Ｑｓにそれぞれ第２図の信号
り、Ｅのパルス出力を発生する。
トランジスタＱ Ｉ−Ｑ ｓと抵抗Ｒ１〜Ｒ３で構成し
た回路は前述した信号Ａ、Ｄ、Ｅを用いて信号処理を行
なうためのエミッタカップルドロジック（ＥＣＬ）であ
る。このＥＣＬ回路はトランジスタＱ１のベースがハイ
レベル、トランジスタＱ２のベースがロウレベルで、ト
ランジスタＱ４のベースがロウレベルのときだけ出力端
子Ｐ１がロウレベルに、Ｐｌがハイレベルになるように
構成されている。以上の説明かられかるように入力基準
パルスの立下り時間から設定された時間幅Ｔ２のパルス
出力信号Ｈ，Ｉと得ることができる。次に、本発明によ
ると電源電圧（Ｖｃｃ）及び温度変動に対して設定され
たパルス出力の時間幅が安であることについて説明する
。説明を簡略化するため各トランジスタのベース電流を
無視して考えると、トランジスタＱ目、Ｑ１５の比較器
がスイッチ動作したとき、電圧ｖ３が変化率αで変化し
たときのトランジスタＱ目のコレクタ電圧の変化は（Ｖ
、（１＋α）−Ｖｓｇ（ｕｏ）ｉＲｓ／（Ｒ＋ｓ＋Ｒ＋
ｓ）で表わされる。一方、ダイオード接続したトランジ
スタＱ２１と可変抵抗ＶＲとの回路に注目して、可変抵
抗ＶＲは中間端子部をＲＶｌｅ ＲＶ２の各抵抗値に設
定されているとすれば、トランジスタＱ６のベース電圧
は ＩＶａ（１＋α） Ｖｉ＋Ｅ（Ｂ１）ｉ Ｒｖ＋／（
Ｒｖ＋ ＋ＲＶ２）トナルｏ ココテＶｓＥ＜ｏ２ｏ）
＝Ｖｎｅ＜ｏ２＋）＝ＶｓＥとすると、トランジスタＱ
目のコレクタ電圧、即ち、トランジスタＱ１２のベース
電圧とトランジスタＱＢのベース電圧は、電源変動及び
トランジスタのＶＢＥ温度変化を互いに補償し合゛い無
関係になる。第２の比較器構成のトランジスタＱｓ ＊
Ｑ＋。
た回路は前述した信号Ａ、Ｄ、Ｅを用いて信号処理を行
なうためのエミッタカップルドロジック（ＥＣＬ）であ
る。このＥＣＬ回路はトランジスタＱ１のベースがハイ
レベル、トランジスタＱ２のベースがロウレベルで、ト
ランジスタＱ４のベースがロウレベルのときだけ出力端
子Ｐ１がロウレベルに、Ｐｌがハイレベルになるように
構成されている。以上の説明かられかるように入力基準
パルスの立下り時間から設定された時間幅Ｔ２のパルス
出力信号Ｈ，Ｉと得ることができる。次に、本発明によ
ると電源電圧（Ｖｃｃ）及び温度変動に対して設定され
たパルス出力の時間幅が安であることについて説明する
。説明を簡略化するため各トランジスタのベース電流を
無視して考えると、トランジスタＱ目、Ｑ１５の比較器
がスイッチ動作したとき、電圧ｖ３が変化率αで変化し
たときのトランジスタＱ目のコレクタ電圧の変化は（Ｖ
、（１＋α）−Ｖｓｇ（ｕｏ）ｉＲｓ／（Ｒ＋ｓ＋Ｒ＋
ｓ）で表わされる。一方、ダイオード接続したトランジ
スタＱ２１と可変抵抗ＶＲとの回路に注目して、可変抵
抗ＶＲは中間端子部をＲＶｌｅ ＲＶ２の各抵抗値に設
定されているとすれば、トランジスタＱ６のベース電圧
は ＩＶａ（１＋α） Ｖｉ＋Ｅ（Ｂ１）ｉ Ｒｖ＋／（
Ｒｖ＋ ＋ＲＶ２）トナルｏ ココテＶｓＥ＜ｏ２ｏ）
＝Ｖｎｅ＜ｏ２＋）＝ＶｓＥとすると、トランジスタＱ
目のコレクタ電圧、即ち、トランジスタＱ１２のベース
電圧とトランジスタＱＢのベース電圧は、電源変動及び
トランジスタのＶＢＥ温度変化を互いに補償し合゛い無
関係になる。第２の比較器構成のトランジスタＱｓ ＊
Ｑ＋。
のベースには前記の電圧がそれぞれ、トランジスタＱｅ
、Ｑｕのエミッタホロワを通して供給されるので、両者
の関係は崩れない。定電流放電トランジスタＱ＋３の電
流は前記トランジスタ０２０の電流と比例して変化する
ようになっているため、容量Ｃ１とトランジスタＱ１３
とで構成する時定数回となり、結局、ＴＯ＝Ｃ−Ｒ９で
決まり、電源電圧、ｖａｇの温度特性には無関係である
。
、Ｑｕのエミッタホロワを通して供給されるので、両者
の関係は崩れない。定電流放電トランジスタＱ＋３の電
流は前記トランジスタ０２０の電流と比例して変化する
ようになっているため、容量Ｃ１とトランジスタＱ１３
とで構成する時定数回となり、結局、ＴＯ＝Ｃ−Ｒ９で
決まり、電源電圧、ｖａｇの温度特性には無関係である
。
発明の詳細
な説明したように、本発明によると使用する素子はすべ
て不飽和で動作するＥＣＬ回路なので、トランジスタの
ストレージタイムが非常に小さく特別な高速プロセスを
使用しないで立上り、立下り特性の良好なパルスを発生
することができ、電源電圧変動と温度変動に対して発生
するパルス時間幅が一定なパルス発生器ができるという
大きな効果がある。
て不飽和で動作するＥＣＬ回路なので、トランジスタの
ストレージタイムが非常に小さく特別な高速プロセスを
使用しないで立上り、立下り特性の良好なパルスを発生
することができ、電源電圧変動と温度変動に対して発生
するパルス時間幅が一定なパルス発生器ができるという
大きな効果がある。
第１図は本発明の一実施例の具体回路図、第２図は同実
施例回路の各部の動作波形図、第３図は従来例のパルス
発生回路の回路図、第４図は同従来例回路の動作を説明
するための動作波形図である。 Ｑ１〜Ｑ２＋・・・・・・トランジスタ、Ｒ１〜ＲＩＢ
・・・・・・抵抗、Ｃ１・・・・・・コンデンサ。 代理人の氏名 弁理士 中尾敏男 ほか１名第２図 一４７ｒヒ 第３図 第４図
施例回路の各部の動作波形図、第３図は従来例のパルス
発生回路の回路図、第４図は同従来例回路の動作を説明
するための動作波形図である。 Ｑ１〜Ｑ２＋・・・・・・トランジスタ、Ｒ１〜ＲＩＢ
・・・・・・抵抗、Ｃ１・・・・・・コンデンサ。 代理人の氏名 弁理士 中尾敏男 ほか１名第２図 一４７ｒヒ 第３図 第４図
Claims (1)
- 基準となる入力パルス信号に同期した一定振幅のパルス
を形成する波形整形回路と、この波形整形回路の出力に
定電流能動回路と容量とを並列に負荷したエミッタホロ
ワを接続し、前記容量の充放電を前記エミッタホロワと
前記定電流能動回路とで行ない、あらかじめ設定した電
圧または可変調整回路で設定した電圧と前記容量の端子
電圧とを比較回路で比較し、同比較回路の出力と前記入
力パルス信号とを論理処理する電流モード論理回路とを
そなえたことを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045179A JP2563443B2 (ja) | 1988-02-26 | 1988-02-26 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045179A JP2563443B2 (ja) | 1988-02-26 | 1988-02-26 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220511A true JPH01220511A (ja) | 1989-09-04 |
| JP2563443B2 JP2563443B2 (ja) | 1996-12-11 |
Family
ID=12712043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045179A Expired - Fee Related JP2563443B2 (ja) | 1988-02-26 | 1988-02-26 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563443B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112104373A (zh) * | 2020-09-21 | 2020-12-18 | 湖北航天技术研究院总体设计所 | 一种电流频率转换电路及方法 |
-
1988
- 1988-02-26 JP JP63045179A patent/JP2563443B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112104373A (zh) * | 2020-09-21 | 2020-12-18 | 湖北航天技术研究院总体设计所 | 一种电流频率转换电路及方法 |
| CN112104373B (zh) * | 2020-09-21 | 2024-02-13 | 湖北航天技术研究院总体设计所 | 一种电流频率转换电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563443B2 (ja) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553988B2 (ja) | 同期ディジタル論理回路 | |
| US3073972A (en) | Pulse timing circuit | |
| US5397938A (en) | Current mode logic switching stage | |
| JPH0799430A (ja) | モノリシック集積パッド駆動装置の出力電流設定方法 | |
| JP2561770B2 (ja) | 調節可能なクロック・チョッパ／エキスパンダ回路 | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| US4791315A (en) | Cross-coupled latch | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPH01220511A (ja) | パルス発生回路 | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| US3934157A (en) | TTL circuit | |
| US3772534A (en) | Low power, high speed, pulse width discriminator | |
| JPS6251008B2 (ja) | ||
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
| EP0831586A2 (en) | Variable delaying circuit | |
| US3178585A (en) | Transistorized trigger circuit | |
| JP3194430B2 (ja) | 電流スイッチ回路 | |
| KR930006082Y1 (ko) | 3진 논리 변환회로 | |
| JPH0686458A (ja) | 電源選択回路 | |
| JPH0560284B2 (ja) | ||
| US3531740A (en) | Pulse-width modulation circuit | |
| US3487235A (en) | Floating tunnel diode hybrid latch | |
| JPH0245378B2 (ja) | ||
| JPH0296411A (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |