JPH01220514A

JPH01220514A - 信号検出回路

Info

Publication number: JPH01220514A
Application number: JP63045584A
Authority: JP
Inventors: Toshio Mitsumoto; 敏雄三本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-02-26
Filing date: 1988-02-26
Publication date: 1989-09-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産１上勿肌里立！本発明はスパイク状成分を有するディジタル信号の波形
整形機能を備えた信号検出回路に関するものであり、特
にＬＳＩ（大規模集積回路）の内部パスラインの種々の
信号を検出する回路に関する。

征」ぽ２ＪＬ逝従来より使用されている信号検出回路を第５図に示す、
この第５図において（１ａ）および（１ｂ）はＮＯＲゲ
ートであり、これらのＮＯＲゲートはシュミットタイプ
で構成される場合が多い。

ＮＯＲゲー）　（ｌａ）　（ｌｂ）の出力ノード（４）
　（５）はそれぞれ他方の入力端子に接続され、フリッ
プフロップを構成している。ＮＯＲゲート（ｌａ）の他
の入力端子（２）は信号入力端子であり、またＮＯＲゲ
−）　（ｌｂ）の他の入力端子（３）はフリップフロッ
プを初期化するためのリセット入力端子として使用され
ている。

信号検出出力はＮＯＲゲート（ｌａ）の出力ノード（４
）から出力端子（４゛）へ導出される。

日が”しよ゛と　る醤第５図における入力端子（２）にスパイク状の信号が入
力された場合において、そのスパイクの形状がＮ　ＯＲ
ゲー）　（ｌａ）　（ｌｂ）で構成されるフリップフロ
ップの応答速度より長いパルス幅を有し、かつＮＯＲゲ
ート（ｌａ）の入力反転レベルを超える信号である場合
には第５図の回路は正常に動作し、出力端子（４゛）へ
は“ＬＯ−”レベルが出力される。この状態を第６図（
ａ）に示す。第６図（ａ）において（７ａ）は入力信号
、　（８ａ）は出力信号、　（６ａ）はＮＯＲゲート（
ｌａ）の入力反転レベルを示す。

しかしながら、スパイク状信号の形状がＮＯＲゲート（
１ａ）（１ｂ）で構成されるフリップフロップの応答速
度に満たないパルス幅を有し、かつＮＯＲゲート（１ａ
）の入力反転レベルより大きな振幅を有する信号が入力
された場合においては、その信号を検出できないばかり
でなくＮＯＲゲート（１ａ）の出力端子（４）には中途
半端なノイズ成分が発生する。この状態を第６図［有］
）に示す、第６図（ｂ）において（７ｂ）は入力信号、
　（８ｂ）はノイズ（Ｎ）成分を含む出力信号、　（６
ｂ）はＮＯＲゲート（ｌａ）の入力反転レベルである。

一最の集積回路においては出力端子（４゛）は他の論理
回路の入力に接続されているため、上記中途半端なノイ
ズ成分により次段の論理回路の誤動作を引き起こす場合
が発生する。この誤動作はスパイク状入力信号の形状、
フリップフロップの応答速度、及び次段の論理回路の入
力特性が複雑に絡み合って発生するため、そのようなノ
イズ発生条件を見出し、対応策を講じることは非常に困
難であった。

本発明はこのような点に鑑みてなされたものであり、ス
パイク状信号波形が入力された場合において、その信号
を検出するかしないかを明確に区別することを可能なら
しめ、更にスパイク状信号のパルス幅が短い場合におい
て次段への中途半端なノイズ成分の出力を抑止すること
ができる新規な信号検出回路を提供することを目的とす
る。

課題を解ンするための手段上記の目的を達成するため本発明による信号検出回路は
、入力端子に接続された一方向性導電手段と、該一方向
性導電手段の出力側に接続されたランチ回路とからなり
、該ラッチ回路は互いに入力ノードが他方の出力ノード
に接続され少なくとも一方がシュミット型に構成された
一対のインバータからなると共に前記入力ノードと出力
ノードの一方の接続点が前記一方向性導電手段に接続さ
れ他方の接続点が出力取り出し点となっており、前記一
方向性導電手段の出力ノードの時定数が前記ラッチ回路
の応答速度より充分大きく選ばれている。

止−■ このような構成によると、入力端子に与えられる入力信
号に応答して一方向性導電手段の出力ノードに、その入
力信号のレベルに応じたレベルの電圧が充分長い時間保
持される。そして、その出力ノードにおける電圧がラッ
チ回路の入力反転レベルを越えているか否かによってラ
ッチ回路から信号が出力されたり、されなかったりする
。

裏」Ｌ炭第１図は本発明による一実施例を示している。

ここで、（ｌＯ）は一方向性導電手段を形成するＭ○Ｓ
トランジスタでありゲート電極とソース電極が共通に接
続されると共に入力端子（１１）に接続される。

該Ｍｏｓトランジスタ（１０）のドレイン電極はシュミ
ット型の第１インバータ（１２）の入力端に接続されて
ノード（１５）を形成し、信号出力は該第１インバータ
（１２）の出力ノード（１４）より導出される。

同様にシュミット型の第２のインバータ（１３）の入力
端はノード（１４）に接続され、また出力端はノード（
１５）に接続される。

ここで第１．第２インバータ（１２）　（１３）によっ
てラッチ回路（３０）が構成されている。　（１６）は
ラッチ回路（３０）を初期化するためのリセット用ＭＯ
Ｓトランジスタである。

ここで、ノード（１５）の時定数は配線容量や第１イン
バータ（１２）の入力ゲート容量等によって決まるが、
この時定数はラッチ回路（３０）の応答速度（具体的に
は第１インバータ（１２）の応答速度）よりも充分に太
き（設定しておくものとする。

次に本実施例における動作を詳細に説明する。

信号入力端子（１１）にスパイク状の信号が入力された
場合においてはＭＯＳ）ランリスタ（１０）のドレイン
側ノード（１５）にはその信号レベルよりも低い電圧が
現れる。

二の電圧値をＶｐとすると、（Ｖｐ）はスパイク状信号
の立ち上がり速度、スパイク幅、入力波形の形状、ＭＯ
Ｓ）ランリスタ（１０）のインピーダンス。

およびインバータ（１３）の出力インピーダンスにより
一義的に決定される。

ここで重要なことはＭＯＳ）ランリスタ（１０）がダイ
オード接続となっているということである。

そのため入力信号が接地レベルになったとしてもノード
（１５）の電位は保持され、第１．第２インバータ（１
２）　（１３）で構成されるフリップフロ）プ型のラッ
チ回路（３０）の応答速度以内にノード（１５）の電位
が接地レベルにもどることはなく、従って第１インバー
タ（１２）は安定に作動することができる。

但し、第１インバータ（１２）の読み込み時に第２イン
バータ（１３）の出力帰還による影響が生じないように
第２インバータ（１３）の出力インピーダンスはＭＯＳ
　）ランリスタ（１０）の導通時インピーダンスより充
分大きくすべきである０次に種々の入力信号波形が入力
された場合における本実施例の動作を説明する。

■νｐが第１インバータ（１２）の入力反転レベルに達
しない場合；第１インバータ（１２）の入出力特性を示す第２図にお
いて、入力信号がローレベルからハイレベルへ変遷する
反転レベルをＶＩＮＶＩとするとＶｐ＜ＶＩＮＶＩの場
合には出力ノード（１４）へは第２図のΔ■で示した電
圧以下のノイズ成分が現れるのみである。

一般にシュミット回路のΔＶは充分小さく、従って本実
施例の回路の後段に出力端子（１７）を介して接続され
る論理回路を誤動作させるようなノイズにはなり得ない
、この状態を第３図（ａ）に示す。

この図において、（２０ａ）はノード（１１）の入力信
号でありＶｐはノード（１５）の電圧、（２１ａ）はノ
ード（１４）の出力波形である。

■次にＶｐが第１インバータ（１２）の入力反転レベル
以上であり、しかもスパイク状入力信号のパルス幅が短
い場合；この場合においてはノード（１５）の電圧Ｖｐはスパイ
ク状入力信号が消滅した後でも保持されており、従って
第１図におけるラッチ回路（３０）の応答速度以上の期
間ノード（１５）の電圧Ｖｐが安定して第１インバータ
（１２）の入力に供給されるため、正常に信号を検出す
ることが可能になる。この状態を第３図ら）に示す。

同図において（２０ｂ”）はノード（１１）の入力信号
。

Ｖｐはノード（１５）の電圧、　（２１ｂ）はノード（
１４）の出力波形である。

第４図は本発明による第２の実施例を示しており、第１
図におけるＭＯＳ）ランリスタ（１０）の代わりにＰＮ
接合で形成されたダイオード素子（１８）を一方向性導
電手段として用いた例である。

この実施例の回路動作に間しては第１図と同様であるの
で、説明は省略する。

以上の説明から分かるように本発明の回路では、その動
作がスパイク状入力信号を信号として検出する場合と、
しない場合とにはっきり分かれ、中途半端な動作をしな
いので、ノイズ成分が出力されない、従って、後続する
回路として例えばダイナミック動作をする昇圧回路を考
えた場合、二の昇圧回路は与えられたパルスに応じてコ
ンデンサの電圧を昇圧するが、中途半端なパルス（ノイ
ズ）　　　　　　′が入ってくると、以後の動作をやめ
てしまう、しかし、その前段に上述した本発明の信号検
出回路が接続されていると、信号検出回路から与えられ
るパルスは常にきちんとしたパルスであるため動作は正
常に行われることになる。

１里■四及本発明によれば、スパイク状信号を選別して所望の波形
で出力し、ノイズの発生を阻止するので、後続回路にお
ける誤動作の発生を防止することができるという効果が
ある。また、スパイク状信号を含む種々の信号系の信号
検出回路を容易に構成できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１図のシュミット型インバータの特性図、第３図は第
１図の回路における信号伝達状態を示すタイミイグ図、
第４図は本発明の第２の実施例を示す回路図である。第
５図は従来の信号検出回路の回路図、第６図は第５図の
回路における信号伝達状態を示すタイミング図である。（１０）・−ダイオード接続ＭＯ３）ランリスタ（一方
向性導電手段）、　　　　　（１１）−・−入力端子。（１２）−第１インバータ、　（１３）・−第２インバ
ータ。（１５）・・−（一方向性導電手段の）出力ノード。（１Ｂ）−−−ダイオード素子（一方向性導電手段）。（３０）・・−ラッチ回路。

Claims

【特許請求の範囲】

（１）入力端子に接続された一方向性導電手段と、該一
方向性導電手段の出力側に接続されたラッチ回路とから
なり、該ラッチ回路は互いに入力ノードが他方の出力ノ
ードに接続され少なくとも一方がシュミット型に構成さ
れた一対のインバータからなると共に前記入力ノードと
出力ノードの一方の接続点が前記一方向性導電手段に接
続され他方の接続点が出力取り出し点となっており、前
記一方向性導電手段の出力ノードの時定数が前記ラッチ
回路の応答速度より充分大きく選ばれていることを特徴
とする信号検出回路。