JPH01220584A - 輝度信号処理回路 - Google Patents
輝度信号処理回路Info
- Publication number
- JPH01220584A JPH01220584A JP63045172A JP4517288A JPH01220584A JP H01220584 A JPH01220584 A JP H01220584A JP 63045172 A JP63045172 A JP 63045172A JP 4517288 A JP4517288 A JP 4517288A JP H01220584 A JPH01220584 A JP H01220584A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- delay
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダなどの磁気記録再生装
置に有用な輝度信号処理回路に関するものである。
置に有用な輝度信号処理回路に関するものである。
従来の技術
従来、ビデオテープレコーダにおいては、ＦＭ変調周波
数が高くなると共に復調ノイズが増えるために、ブリエ
ンフ１シス回路を用いてこれを迎えている。ところが、
プリエンファシス回路を用いると、白への立上多部分に
鋭いオーバーシュートを生じ、このままの状態で記録し
て再生すると過変調状態となシ、反転現象をおこす。従
っである程度以上のオーバーシュートはクリップするこ
とになっている。
数が高くなると共に復調ノイズが増えるために、ブリエ
ンフ１シス回路を用いてこれを迎えている。ところが、
プリエンファシス回路を用いると、白への立上多部分に
鋭いオーバーシュートを生じ、このままの状態で記録し
て再生すると過変調状態となシ、反転現象をおこす。従
っである程度以上のオーバーシュートはクリップするこ
とになっている。
発明が解決しようとする課題
しかしながら、この様なりリップ回路を通して、記録再
生を行なうと、白への立上多部分のエッジの情報が欠落
するという問題点を有していた。
生を行なうと、白への立上多部分のエッジの情報が欠落
するという問題点を有していた。
本発明は、上記問題点に鑑み、ホワイトクリップによる
エツジ情報の欠落を補正する輝度信号処理回路を提供す
るものである。
エツジ情報の欠落を補正する輝度信号処理回路を提供す
るものである。
課題を解決するための手段
上記問題点を解決するために本発明の輝度信号処理回路
は、輝度信号を遅延させる遅延素子と原信号と遅延信号
とを切換えるスイッチ回路を、ホワイトクリップレベル
を検出するシュミットトリガ回路と、エツジ部を検出す
るシュミットトリガ回路との２信号のＡＮＤ回路出力よ
り任意の巾のパルスを作る遅延タイミング回路によって
制御するよう構成したものである。
は、輝度信号を遅延させる遅延素子と原信号と遅延信号
とを切換えるスイッチ回路を、ホワイトクリップレベル
を検出するシュミットトリガ回路と、エツジ部を検出す
るシュミットトリガ回路との２信号のＡＮＤ回路出力よ
り任意の巾のパルスを作る遅延タイミング回路によって
制御するよう構成したものである。
作 用
本発明は、上記した構成によって、急峻なエツジを持ち
ホワイトクリップを超えた部分を検出し、原信号と遅延
した原信号とを、その区間のみ切換えることによシ、エ
ツジ欠落部分の補正を行なうものである。
ホワイトクリップを超えた部分を検出し、原信号と遅延
した原信号とを、その区間のみ切換えることによシ、エ
ツジ欠落部分の補正を行なうものである。
実施例
以下、本発明の一実施例の輝度信号処理回路について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の一実施例における輝度信号処理回路の
ブロック図を示すものである。第２図はそのタイミング
チャートである。第１図において、１１は第１のシュミ
ット回路、１２は第１の遅延器、１３は減算器、１４は
第２のシュミット回路、１６はチャタリング防止回路、
１６はＡＮＤ回路、１７．１８は第２の遅延タイミング
回路であるモノマルチ１とモノマルチ２．１９は第２の
遅延器、２０はスイッチ回路である。
ブロック図を示すものである。第２図はそのタイミング
チャートである。第１図において、１１は第１のシュミ
ット回路、１２は第１の遅延器、１３は減算器、１４は
第２のシュミット回路、１６はチャタリング防止回路、
１６はＡＮＤ回路、１７．１８は第２の遅延タイミング
回路であるモノマルチ１とモノマルチ２．１９は第２の
遅延器、２０はスイッチ回路である。
以上の様に構成された輝度信号処理回路について、以下
、第１図および第２図を用いて、その動作を説明する。
、第１図および第２図を用いて、その動作を説明する。
まず第１図において、復調器２１からの出力は第１のシ
ュミット回路１１に入力される。この入力信号は、第２
図のＡの様な信号であシ、これは黒から白への立上シ部
の信号で、デエンファシスにはいる前の信号でホワイト
クリップされた信号波形のままである。この信号はホワ
イトクリップ近傍のレベルを第１のシュミット回路１１
の基準人力ＲＥＦとして比較される。第１のシュミット
回路１１の出力は第２図のＢの様な出力となる。次に復
調器２１の出力と、その出力を１〜数画素必要な分だけ
遅延器１２で遅延させ、この差を減算器１３でとる。こ
れを第２のシュミット回路１４に入力し、これがエツジ
と認められるある基準レベルと比較し、そのレベル以上
の出力であれば出力パルスが出る。これをチャタリング
防止回路１６を通して出力する。この出力波形を第２図
のＣに示す。第１のシュミット回路１１とチャタリング
防止回路１６の出力をＡＮＤｌｅでＡＮＤをとると、第
２図のＤとなる。この出力はモノマルチ１７で遅延させ
、モノマルチ１８で補正パルスの巾をきめる。これを第
２図のＥに示す。コノ時、デエンフ１シス、ノンリニア
デエンフ１シス、ノイズキャンヒラ−、ローパスフィル
タ等の信号処理部２２を通った輝度信号処理後の出力は
スイッチ２ｏのＸ側に入力されている。この輝度信号処
理後の信号を白側の再生出力が安定する時間までデイレ
イ回路１９を通して遅らせる。
ュミット回路１１に入力される。この入力信号は、第２
図のＡの様な信号であシ、これは黒から白への立上シ部
の信号で、デエンファシスにはいる前の信号でホワイト
クリップされた信号波形のままである。この信号はホワ
イトクリップ近傍のレベルを第１のシュミット回路１１
の基準人力ＲＥＦとして比較される。第１のシュミット
回路１１の出力は第２図のＢの様な出力となる。次に復
調器２１の出力と、その出力を１〜数画素必要な分だけ
遅延器１２で遅延させ、この差を減算器１３でとる。こ
れを第２のシュミット回路１４に入力し、これがエツジ
と認められるある基準レベルと比較し、そのレベル以上
の出力であれば出力パルスが出る。これをチャタリング
防止回路１６を通して出力する。この出力波形を第２図
のＣに示す。第１のシュミット回路１１とチャタリング
防止回路１６の出力をＡＮＤｌｅでＡＮＤをとると、第
２図のＤとなる。この出力はモノマルチ１７で遅延させ
、モノマルチ１８で補正パルスの巾をきめる。これを第
２図のＥに示す。コノ時、デエンフ１シス、ノンリニア
デエンフ１シス、ノイズキャンヒラ−、ローパスフィル
タ等の信号処理部２２を通った輝度信号処理後の出力は
スイッチ２ｏのＸ側に入力されている。この輝度信号処
理後の信号を白側の再生出力が安定する時間までデイレ
イ回路１９を通して遅らせる。
この遅延出力はスイッチ２０のＹ側に入力されている。
Ｘ側、Ｙ側の信号を第２図のＦ、Ｇに示す。
通常、スイッチ２０はＹ側に接続されておシ、第２図の
Ｅに示す様なスイッチ制御信号となった時に、Ｘ側に接
続され、デエンフ１シス後の安定したレベルの信号に切
換えられ、第２図のＨに示す様な信号が得られる。そし
て、この信号ＨはＭＩＸ回路２３において色信号処理部
からの信号と加算される。
Ｅに示す様なスイッチ制御信号となった時に、Ｘ側に接
続され、デエンフ１シス後の安定したレベルの信号に切
換えられ、第２図のＨに示す様な信号が得られる。そし
て、この信号ＨはＭＩＸ回路２３において色信号処理部
からの信号と加算される。
以上の様に本実施例によれば、再生輝度信号を遅延させ
る素子と、再生輝度信号と遅延輝度信号とを切換えるス
イッチと、ホワイトクリップレベルを超える部分を検出
するシュミツ））リガ回路と、エツジ部を検出するシュ
ミットトリガ回路と、当該シュミットトリガ回路の２信
号のＡＮＤ回路と遅延タイミング回路からなシ、前記ス
イッチ回路を遅延タイミング回路の出力で切換え制御す
ることにより、ホワイトクリップによシ失なわれるエツ
ジ部の欠落を補正することができる。
る素子と、再生輝度信号と遅延輝度信号とを切換えるス
イッチと、ホワイトクリップレベルを超える部分を検出
するシュミツ））リガ回路と、エツジ部を検出するシュ
ミットトリガ回路と、当該シュミットトリガ回路の２信
号のＡＮＤ回路と遅延タイミング回路からなシ、前記ス
イッチ回路を遅延タイミング回路の出力で切換え制御す
ることにより、ホワイトクリップによシ失なわれるエツ
ジ部の欠落を補正することができる。
発明の効果
以上の様に本発明によれば、ホワイトクリップによって
失なわれるエツジ部の情報を補正し、急峻なエツジを正
確に復元し、波形なまシを発生しないといった、すぐれ
た効果を得ることができる。
失なわれるエツジ部の情報を補正し、急峻なエツジを正
確に復元し、波形なまシを発生しないといった、すぐれ
た効果を得ることができる。
第１図は本発明の一実施例の輝度信号処理回路を示すブ
ロック図、第２図は第１図の各部の波形およびタイミン
グチャートである。 １１．１４・・・・・・シュミット回路、１２．１９・
・・・・・遅延器、１３・・・・・・減算器、１６・・
・・・・ＡＮＤ回路、２ｏ・・・・・・スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名く −く
ロック図、第２図は第１図の各部の波形およびタイミン
グチャートである。 １１．１４・・・・・・シュミット回路、１２．１９・
・・・・・遅延器、１３・・・・・・減算器、１６・・
・・・・ＡＮＤ回路、２ｏ・・・・・・スイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名く −く
Claims (1)
- デエンファシス回路への入力信号を第１の信号入力とし
、ホワイトクリップレベル近傍の一定レベルの基準レベ
ルを第２の入力とする第１のシュミットトリガ回路と、
上記デエンファシス回路への入力信号と前記入力信号を
遅延させる第１の遅延器の出力との差をとる減算器と、
前記減算器の出力を第１の入力とし、エッジ部を検出す
るための基準レベルを第２の入力とする第２のシュミッ
トトリガ回路と、前記第２のシュミットトリガ回路の出
力のチャタリング防止回路と、前記チャタリング防止回
路と前記第１のシュミットトリガ回路の各出力のＡＮＤ
をとるＡＮＤ回路と、前記ＡＮＤ回路の出力を遅延させ
任意の巾の出力パルスをつくる遅延タイミング回路とを
備え、輝度信号処理後の信号と、この信号を遅延する第
２の遅延回路の出力とを前記遅延タイミング回路によっ
て切換え、ＭＩＸ回路に入力する様に構成した事を特徴
とする輝度信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045172A JPH01220584A (ja) | 1988-02-26 | 1988-02-26 | 輝度信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045172A JPH01220584A (ja) | 1988-02-26 | 1988-02-26 | 輝度信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220584A true JPH01220584A (ja) | 1989-09-04 |
Family
ID=12711848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045172A Pending JPH01220584A (ja) | 1988-02-26 | 1988-02-26 | 輝度信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220584A (ja) |
-
1988
- 1988-02-26 JP JP63045172A patent/JPH01220584A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551205B2 (ja) | 輪郭補正回路 | |
| JPS5836087A (ja) | ドロツプアウト補償装置 | |
| JPS6412152B2 (ja) | ||
| JPH0220969A (ja) | 輝度信号処理回路 | |
| JPH026710Y2 (ja) | ||
| JP2775801B2 (ja) | 映像信号処理回路 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| JPS60212090A (ja) | くし形フイルタ | |
| JP2595713B2 (ja) | 磁気録画再生装置の輝度信号処理回路 | |
| JPH0526868Y2 (ja) | ||
| JP2508819B2 (ja) | 映像信号回路 | |
| JP2570256B2 (ja) | デイジタルクリツプ補正回路 | |
| JPS61172485A (ja) | 映像信号処理回路 | |
| JP2591356B2 (ja) | 記録再生装置 | |
| JP2565157B2 (ja) | 波形補正回路 | |
| JPH0528560B2 (ja) | ||
| JPS6120071B2 (ja) | ||
| JPH0417485A (ja) | ビデオ信号処理装置 | |
| JPS6146691A (ja) | 磁気記録再生装置 | |
| JPS63133770A (ja) | 信号処理回路 | |
| JPH01208702A (ja) | 磁気記録再生装置 | |
| JPH02216667A (ja) | 白ピーク反転現象補償回路 | |
| JPS63242066A (ja) | ノイズリダクシヨン回路 | |
| JPH09121323A (ja) | 映像信号処理装置 | |
| JPH0435828B2 (ja) |