JPH01220995A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はディスクやテープなどの記録媒体に記録され
たビデオ信号を再生する装置に使用して有効な時間軸補
正装置に関する。

（従来の技術） ビデオテープレコーダやレーザーディスクに記録された
ビデオ信号を再生する場合、時間軸補正装置は不可欠で
ある。時間軸補正装置は、テープとヘッドとの相対速度
むら、レーザーディスクの記録ピットとピックアップと
の相対速度むらを補正するもので、タイムベースコレク
ターとも称される。この時間軸補正装置には、再生信号
の中の基準となる信号の周波数及び位相を検出して、そ
の検出誤差に応じて機械的にヘッド回転速度。

テープ速度、あるいはディスク回転速度などを制御して
補償するタイプと、電気的に再生信号自体の遅延量を制
御することにより補償を行なうタイプとがある。

ＮＴＳＣ，ＰＡＬ、ＳＥＣＡＭなどのビデオ信号には、
基準信号として利用できるものに水平同期信号、垂直同
期信号、バースト信号等がある。

第７図は、従来の時間軸補正装置の例を示しており、電
気的に補償処理を行なう装置である。

入力部１０には例えばＮＴＳＣのアナログビデオ信号が
供給され、電荷転送素子（ＣＯＤ）を用いた遅延回路１
２および同期分離回路１３に導かれる。同期分離回路１
３では、水平同期信号ＨＤを分離しこれを位相比較器１
４の一方に入力部に供給している。位相比較器１４の他
方の入力部には、電圧制御発振器１６からの発振出力が
分周器１７を介して、水平周波数に低減されて供給され
ている。位相比較器１４で得られた位相誤差出力は、低
域フィルタ１５で直流化され、後述する加算器１８を介
して電圧制御発振器１６の発振周波数制御部に供給され
る。発振出力は、遅延回路１２の駆動パルスとして利用
される。発振出力は、水平同期信号に位相ロックするよ
うに制御されるので、水平同期信号の位相むらがあると
その分は、遅延回路１２で吸収されることになる。

さらに、遅延回路１２の出力は、更に細かい時間軸変動
を補償するために、帯域フィルタ２１゜タイミング発生
器２２．移相器２３に供給される。

帯域フィルタ２２は、３．５８ＭＨｚの色搬送波成分を
抽出し、パーストゲート回路２４に与える。タイミング
発生器２２は、バースト信号のタイミングに合せてパー
ストゲートパルスを発生して、これをバーストゲ−ドロ
路２４及びサンプルホールド回路２６に与える。

パーストゲート回路２４で抜取られたバースト信号は、
位相比較器２５において水晶を用いた基準発振器２７か
らの正確な３．５８ＭＨｚのキャリアと位相比較される
。位相比較器２５から出力された位相誤差成分は、バー
スト信号のタイミングでサンプルホールド回路２６にホ
ールドされ平滑化される。

サンプルホールド回路２６の出力は、バースト信号を基
準として時間軸変動を検出したことになる。この出力の
うち低域成分は、先の水平同期信号を基準にして時間軸
補償を行なっているループの加算器１８に供給される。

一方、サンプルホールド回路２６の出力の高域成分は、
移相器２３の制御部に供給され、ビデオ信号の移相量を
制御して細かい時間軸変動を補正している。

これにより、出力部２８には、時間軸補正された安定し
たビデオ信号を得ることができる。

第８図は、上記移相器２３を具体的に示している。この
移相器２３の入力部２３１は、インダクタンスし、バリ
キャップ容量Ｃの直列回路を介して演算部２３３の負人
力部に接続されるとともに、分周器２３４を介して演算
部２３３の正入力部に接続される。この移相器２３の移
相特性は図に示　。

す式であられされ、バリキャップ容ＥＩＣを先のサンプ
ルホールド回路２６の出力型圧出制御し移相量を制御し
ている°。

（発明が解決しようとする課題） 従来の時間軸補正装置によると、 の−数式でもわかるように移相器の特性がバリキャップ
容ｆｆ１Ｃの変化に対して／Ｆなる直線性が悪い。

■、バリキャップ容量Ｃを用いるために入力電圧に対す
る容量の直線性が悪い。

■、フィードフォワード型補正のために、過補償になる
ことを避けるように補償量の調整を必要とする。

■、応答を高速にすると雑音等に対しても応答するので
、応答する周波数を余り高くすることができない。従っ
て、高域の残留タイムベースエラーに対しては有効な効
果が得られない（通常は２ＫＨｚのカットオフ応答特性
である）などの問題がある。

そこでこの発明は、タイムベースエラーの周波数範囲を
広い範囲に渡って効果的に補正することができ、安定度
の高い時間軸補正装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、入力アナログビデオ信号をアナログデジタ
ル変換器でアナログデジタル変換してメモリに記憶する
ように構成する。アナログデジタル変換器の駆動用クロ
ックパルスとしては電圧制御発振器の出力を利用する。

この電圧制御発振器は、入力アナログビデオ信号から分
離した水平同期信号と該電圧制御発振器からの発振出力
の分周出力とを位相比較し、この比較結果による誤差出
力情報を用いて発振周波数が制御されるもので、位相ロ
ックループ手段に組込まれている。さらにバースト位相
検出手段が設けられ前記アナログデジタル変換器の出力
データの中からバースト信号データを抽出し、バースト
信号の位相誤差データを検出する。そして加算手段が設
けられており、バースト位相検出手段からの前記位相誤
差データのうち低域成分を抽出して前記位相ロックルー
プ手段における誤差出力情報に加算する。また前記電圧
制御発振器からの発振出力を位相シフトし前記アナログ
デジタル変換器に前記駆動用クロックパルスを与える位
相シフト手段は、バースト位相検出手段からの出力の中
の高域成分に応じて位相シフト量が制御されるように構
成するものである。

そして位相シフト手段の出力を書込みアドレス発生器に
書込みアドレス発生タイミングとして与え、この書込み
アドレス発生器が発生するアドレスによりメモリ手段の
アドレスを指定するものである。

（作用） 上記の手段により、アナログデジタル変換器に供給され
る駆動クロックパルスは、水平同期信号に位相同期し、
かつバースト信号に対しても、低域及び高域にて水平周
期で自動制御されることになる。よって、時間軸変動が
高精度で補正され、絵柄部分の色位相も正しく、デジタ
ル処理のために調整も不要で直線性のよい補正を行なう
ことができる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、入力部３０には例
えばＮＴＳＣのアナログビデオ信号が入力されアナログ
デジタル変換器３１に導かれる。

アナログデジタル変換器３１では、その駆動クロックパ
ルスとして電圧制御発振器３９からの発振出力を位相シ
フト回路４４に通して用いている。

アナログデジタル変換されたビデオ信号は、入力の時間
軸変動に追従してデジタル化されており、メモリ３２に
記憶される。メモリ３２は、入力ビデオ信号の時間軸変
動に追従して書込みアドレスを発生する書込みアドレス
発生回路４５により書込□みアドレスが制御される。メ
モリ３２の読出しアドレスは、水晶発振器４７からの安
定した発振出力により駆動されて読出しアドレスを発生
する読出しアドレス発生回路４６により制御される。

読み出されたデジタルビデオ信号は、やはり水晶発振器
４７からの安定したクロックパルスで駆動されるデジタ
ルアナログ変換器３３においてアナログビデオ信号に変
換され出力部４７に導出される。これにより出力部３４
には時間軸補正された安定したビデオ信号を得ることが
できる。

ところで、本システムでは、アナログデジタル変換器３
１において、アナログビデオ信号の時間軸変動があれば
、これに追従してクロックパルスの位相が制御される。

これにより、デジタル化する場合のサンプル点は、相対
的には時間軸変動の無いものと同じである。

そのために駆動クロックパルスを制御する手段が設けら
れている。

即ち、入力ビデオ信号は、同期分離回路３５に供給され
る。同期分離回路３５は、水平同期信号ＨＤを分離して
これを位相比較器３６に供給する。

また、後述するバースト信号を抜取るためにバーストタ
イミング信号を発生し、これをパーストゲート回路４１
に供給する。

位相比較器３６．低域フィルタ３７、加算器３８、電圧
制御発振器３９９分周器４０による閉ループは、位相ロ
ックループを形成している。すなわち、位相比較器３６
は、水平同期信号ＨＤと分周器４０からの出力（水平周
波数）を位相比較し、その位相誤差を低域フィルタ３７
で平滑し、加算器３８を介して電圧制御発振器３９の周
波数制御端子に供給する。これにより、電圧制御発振器
３９の発振周波数は、入力ビデオ信号の水平同期信号に
位相同期することになる。つまり入力ビデオ信号信号が
時間軸変動のためにその水平同期信号にジッタが生じる
と、それに応じて、電圧制御発振器３９の発振出力も追
従することになる。

次に、上記電圧制御発振器３９の発振出力は、位相シフ
ト回路４４を介してアナログデジタル変換器３１のクロ
ックパルスとして利用されるのであるが、さらに細かい
精度の時間軸変動補正が行われる。

即ち、アナログデジタル変換器３１の出力のうち、デジ
タルバースト信号は、パーストゲート回路４１にて抽出
される。抽出されたバースト信号は、バースト位相検出
器４２にてその位相ずれが検出される（第２図にて検出
原理を説明する）。

バースト信号の位相誤差情報のうち、低域成分は、低域
フィルタ４３にて取出され、加算器３８にて位相ロック
ループの誤差情報に加算される。

これにより、水平同期信号の位相は更に細かい精度で調
整され、入力に追従することになる。

一方、バースト位相検出器４２で得られたバースト信号
の位相誤差情報のうち高域成分は、位相シフト回路４４
に供給され、クロックパルスも位相調整のためにシフト
量を制御する。そして、最終的には、バースト信号の位
相ずれが検出されないようになる。このことは、入力ビ
デオ信号の時間軸変動に対して高精度でデジタル変換用
のクロックパルスが追従していることになる。つまり、
クロックパルスから見た人力ビデオ信号の時間軸変動は
無いことになる。

位相シフト回路４４から出力されたクロックパルスは、
書込みアドレス発生回路４５にタイミング信号として与
えられる。このために、書込みアドレスの発生タイミン
グも、入力ビデオ信号の時間軸変動に追従して発生する
ことになる。このように、メモリ３２に書込まれる段階
では、書込みデータは、入力信号の時間軸変動に追従し
たタイミングで書込まれるが、読出しのときに安定した
タイミングで読み出せば出力部３４に現われる信号には
時間軸変動は無い。

第２図は、バースト位相検出器４２の動作原理を説明す
るための図である。バースト信号は、通常は、ペデスタ
ルレベルを中心に正、負方向に対称に変化する正弦波で
あるように取決められている。本システムの場合、これ
がデジタル化されているから、同期先端レベルを最小値
として図示丸印のレベルまでがデジタル値で現わされた
データとして入力される。丸印位置は、サンプリング点
である。サンプリング周波数は、カラーサブキャリア（
ｆ　ｓｃ）の４倍の周波数（４ｆｓｃ）である。

そして、サンプリング位置は、図示のように、ペデスタ
ルレベルと正弦波の正及び負のピーク位置であることが
正常とされている。

図示の実線で示すサンプリング状況は、サンプリングク
ロックとバースト信号位相とが正常な関係にある状況を
示している。しかし時間軸変動などがあると、サンブリ
リング位置が破線で示す丸のようにずれてくる。そこで
、図示Ａ点と０点、０点とＥ点の位置のデータをそれぞ
れ引算するようにしておけば、位相誤差を検出すること
ができる。つまり、 （Ａ−Ｃ）、（Ｃ−Ｅ）の演算を行なうようにしておけ
ば、正常ならば演算結果は零であるが、位相誤差がある
と零でなくなる。このようにバ−スト位相検出が行われ
る。

第３図は、電圧制御発振器３９の出力、位相シフト回路
４４の出力及び入力バースト信号の関係を示している。

電圧制御発振器３９の出力は、位相ロックループ手段に
より水平同期信号に位相ロックされる。そして、人力バ
ースト信号に±τのジッタがあると、そ９低域酸分は、
加算器３８にて補償されるので、電圧制御発振器３９の
出力はバースト信号のジッタ±τの低域成分にも追従し
ていることになる。そして残りの高域成分は、位相シフ
ト回路４４で補償され、高精度な追従が得られる。

第４図に示すように、映像信号は、水平同期信号部、バ
ースト信号部、絵柄部を有するが、特にバースト信号に
対しても高精度でサンプリング位相を追従させることは
、その後の色復調を行なったときに、色相再現が良好に
行われることを意味する。

第５図（ａ）は、位相シフト回路４４の具体的な例であ
る。

入力部４４１には電圧制御発振器３９からの出力が供給
される。人力部４４１は、それぞれ異なる遅延量を有し
た遅延部４４　（１）〜４４　（１Ｂ）に接続されてお
り、各遅延部４４　（１）〜４４　（１Ｂ）はセレクタ
４４２に接続されている。そしてこのセレクタ４４２は
、バースト位相検出器４２からの出力でいずれか１つの
遅延部用力を選択するように制御される。

第５図（ｂ）は、各遅延部の出力クロックパルスを示し
ている。また同図は、セレクタ４４２が、センターの遅
延出力（ＭＸ８）ｎｓを選択している状態から、遅延出
力（ＭＸ１６）ｎｓを選択した場合の出力と、（ＭＸ７
）ｎｓを選択した場合の出力の例を示している。

第６図は、上記システムの入力色信号位相と電圧制御発
振器３９の出力位相との関係、更に位相シフト回路４４
の出力位相の関係を示している。

第６図（ａ）と同図（ｂ）に示すように、バースト信号
の位相と、電圧制御発振器３９の出力との位相がΔτず
れていた場合、この発振出力をそのままアナログデジタ
ル変換用クロックパルスとして使用すると、絵柄部分で
は、 （Δτ十色相情報の位相） のずれが生じ、正確な色再現を得られない。

そこで、同図（ｃ）、（ｄ）に示すように、バースト信
号とクロックパルスとにΔτの位相ずれがあると、位相
シフト回路４４において、電圧制御発振器３９の出力が
位相調整され、絵柄期間になったときには、Δτのシフ
トが行われる。これにより、絵柄期間においても入力信
号の所定位置（サンプルすべき位置）に追従したサンプ
リング位相となり、正確な色再現を得ることができる。

すなわち、アナログデジタル変換器３１からのデジタル
ビデオ信号は、上記のように、その適切な位相でサンプ
リングされて量子化され、かつ位相シフト回路４４の出
力に同期してアドレスを発生する書込みアドレス発生日
路４５のタイミングでメモリ３２に書込まれる。そして
、読出し時には、正確なサンプリング周波数で読出しア
ドレスを発生する読出しアドレス発生回路４７により制
御されて読み出される。また読み出されたデータは、正
確な周波数で動作するデジタルアナログ変換器３３でア
ナログビデオ信号に変換される。よって、出力部３４の
アナログビデオ信号は、高精度で時間軸補正されたビデ
オ信号として導出される。またこのシステムでは、デジ
タルアナログ変換器３３の出力は、正確に水晶発振器４
７の出力に位相同期することになるので、その後、基準
信号ｆｓｃを用いて信号処理をおこうなう場合にも好都
合である。

［発明の効果］ 以上説明したように、この発明は、時間軸変動を低域か
ら高域に渡って高精度で行なうことができ、しかもデジ
タル処理であるから温度特性等の影響を受けることがな
（信頼性が高く、補償特性も直線性がよい。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図乃至
第４図はそれぞれこの発明の詳細な説明するために示し
た信号波形図、第５図は第１図の位相シフト回路の例と
その動作波形の例を示す図、第６図もこの発明の詳細な
説明するために示した信号波形図、第７図は従来の時間
軸補正装置を示す回路図、第８図は第７図の移相回路の
例を示す回路図である。 ３１・・・アナログデジタル変換器、３２・・・メモリ
、３３・・・デジタルアナログ変換器、３５・・・同期
分離回路、３６・・・位相比較器、３７・・・低域フィ
ルタ、３８・・・加算器、３９・・・電圧制御発振器、
４０・・・分周器、４１・・・パーストゲート回路、４
２・・・バースト位相検出器、４３・・・低域フィルタ
、４４・・・位相シフト回路、４５・・・書込みアドレ
ス発生回路、４６・・・読出しアドレス発生回路、４７
・・・水晶発振器。 出願人代理人　弁理士　鈴江武彦 ±で 第３図 第４図 （ｂ） 第５図

Claims (1)

1. 【特許請求の範囲】 入力アナログビデオ信号をアナログデジタル変換するア
   ナログデジタル変換器と、 このアナログデジタル変換器の駆動用クロックパルスを
   発生する電圧制御発振器を含み、前記入力アナログビデ
   オ信号から分離した水平同期信号と前記電圧制御発振器
   からの発振出力の分周出力とを位相比較し、この比較結
   果による誤差出力情報を用いて前記電圧制御発振器の発
   振周波数を制御する位相ロックループ手段と、 前記アナログデジタル変換器の出力データの中からバー
   スト信号データを抽出し、バースト信号の位相誤差デー
   タを検出するバースト位相検出手段と、 このバースト位相検出手段からの前記位相誤差データの
   うち低域成分を抽出して前記位相ロックループ手段にお
   ける誤差出力情報に加算する手段と、 前記バースト位相検出手段からの出力の中の高域成分に
   応じて位相シフト量が制御され、前記電圧制御発振器か
   らの発振出力を位相シフトし前記アナログデジタル変換
   器に前記駆動用クロックパルスとして与える位相シフト
   手段と、 この位相シフト手段の出力が書込みアドレス発生タイミ
   ングとして与えられる書込みアドレスアドレス発生器と
   、 この書込みアドレス発生器が発生するアドレスによりア
   ドレス指定され、前記アナログデジタル変換器出力を記
   憶するメモリ手段とを具備したことを特徴とする時間軸
   補正装置。