JPH01223553A - バスアクセス競合調停回路 - Google Patents
バスアクセス競合調停回路Info
- Publication number
- JPH01223553A JPH01223553A JP63049971A JP4997188A JPH01223553A JP H01223553 A JPH01223553 A JP H01223553A JP 63049971 A JP63049971 A JP 63049971A JP 4997188 A JP4997188 A JP 4997188A JP H01223553 A JPH01223553 A JP H01223553A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- latch
- signal
- rom
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数個のプロセッサがメモリなど一つのデバイ
スにアクセスする場合に、それらのアクセスの競合を調
停するパスアドレス競合調停回路に関する。
スにアクセスする場合に、それらのアクセスの競合を調
停するパスアドレス競合調停回路に関する。
従来の技術
第魯図は従来のバスアクセス競合調停回路の構成例を示
している。４１と４２の２個のフリップフロップを用い
て各々に位相の異なったクロックを入れて各々のプロセ
ッサからのアクセス要求をラッチする。ラッチした方の
フリップフロップはもう一方のフリップフロップをリセ
ットし自分のアクセス要求が無くなるまで相手側にアク
セス権を渡さない。
している。４１と４２の２個のフリップフロップを用い
て各々に位相の異なったクロックを入れて各々のプロセ
ッサからのアクセス要求をラッチする。ラッチした方の
フリップフロップはもう一方のフリップフロップをリセ
ットし自分のアクセス要求が無くなるまで相手側にアク
セス権を渡さない。
このように、上記従来の回路でも２個のプロセッサ間で
あればアクセスの競合調停を行うことができる。
あればアクセスの競合調停を行うことができる。
発明が解決しようとする課題
しかしながら、上記従来の方法では３個以上のプロセッ
サの競合を調停するために位相の異なる多くのクロック
を供給する必要がある。そのためにプロセッサの動作ク
ロックにくらべて高い周波数のクロックが必要であると
いう問題があった。
サの競合を調停するために位相の異なる多くのクロック
を供給する必要がある。そのためにプロセッサの動作ク
ロックにくらべて高い周波数のクロックが必要であると
いう問題があった。
また単純かつ−様な調停方法しか採用できないという問
題点があった。本発明はこのような従来の問題点を解決
するものであり、３個以上のプロセッサの競合も高周波
数のクロックの供給を必要とせずに調停することができ
、調停方法も任意に設定できＩＣの交換で調停方法を簡
単に変更できる優れたバスアクセス競合調停回路を提供
することを目的とするものである。
題点があった。本発明はこのような従来の問題点を解決
するものであり、３個以上のプロセッサの競合も高周波
数のクロックの供給を必要とせずに調停することができ
、調停方法も任意に設定できＩＣの交換で調停方法を簡
単に変更できる優れたバスアクセス競合調停回路を提供
することを目的とするものである。
課題を解決するための手段
本発明は上記目的を達成するために、各プロセッサから
のアクセス要求信号を監視してラッチする回路と、ラッ
チした信号群から、アクセス権を与えるプロセッサにレ
ディ信号を、そうでないプロセッサにはウェイト信号を
発生するＲＯＭ回路を備えたものである。
のアクセス要求信号を監視してラッチする回路と、ラッ
チした信号群から、アクセス権を与えるプロセッサにレ
ディ信号を、そうでないプロセッサにはウェイト信号を
発生するＲＯＭ回路を備えたものである。
作 用
本発明は上記のような構成により次のような作用を有す
る。すなわち、各プロセッサからのアクセス要求信号を
ラッチする。ラッチした内容からＲＯＭ回路でどのプロ
セッサにアクセス権を与えればよいかを判断し、各プロ
セッサにレディ信号かウェイト信号を発生する。
る。すなわち、各プロセッサからのアクセス要求信号を
ラッチする。ラッチした内容からＲＯＭ回路でどのプロ
セッサにアクセス権を与えればよいかを判断し、各プロ
セッサにレディ信号かウェイト信号を発生する。
この時、■肩囲路により複数のプロセ、すの競合調停方
法を任意に設定でき、ＲＯＭ回路を交換することにより
競合調停方法を変更できるという効果を有する。
法を任意に設定でき、ＲＯＭ回路を交換することにより
競合調停方法を変更できるという効果を有する。
実施例
第１図は本発明の一実施例の構成を示すものであり、４
個のプロセッサの競合を調停する場合の例である。第１
図において１１はラッチ回路、１２はＲＯＭ回路、１３
はラッチへのイネーブル信号を制御するためのゲート回
路、１４は１３の制御信号を生成する組合せ回路である
。
個のプロセッサの競合を調停する場合の例である。第１
図において１１はラッチ回路、１２はＲＯＭ回路、１３
はラッチへのイネーブル信号を制御するためのゲート回
路、１４は１３の制御信号を生成する組合せ回路である
。
つぎに本実施例の動作について説明する。ラッチ１１は
４個のプロセッサからのチップセレクト信号を入力し、
ゲート回路１３からのイネーブル信号でラッチする。渇
（回路１２は１１のラッチ出力を入力し、記憶内容に即
した出力を各プロセ路１４はラッチ回路１１の入力信号
（チップセレクト信号）とＩ’（ＯＭ回路１２の出力信
号（レディ信号）からラッチ回路１１が新たにラッチを
行うべきかを判断しゲート回路１３の開閉を行う組合せ
回路である。ゲート回路１３を開くのは、■テップセレ
クト信号が全く無いとき ■ひとつのプロセッサについ
てレディ信号が有り、そのプロセッサについてチップセ
レクト信号が無いとき である。ゲート回路１３にはプ
ロセッサと同程度のクロックを入力し組合せ回路１４の
制御によりラッチ回路１１にイネーブル信号を出力する
。
４個のプロセッサからのチップセレクト信号を入力し、
ゲート回路１３からのイネーブル信号でラッチする。渇
（回路１２は１１のラッチ出力を入力し、記憶内容に即
した出力を各プロセ路１４はラッチ回路１１の入力信号
（チップセレクト信号）とＩ’（ＯＭ回路１２の出力信
号（レディ信号）からラッチ回路１１が新たにラッチを
行うべきかを判断しゲート回路１３の開閉を行う組合せ
回路である。ゲート回路１３を開くのは、■テップセレ
クト信号が全く無いとき ■ひとつのプロセッサについ
てレディ信号が有り、そのプロセッサについてチップセ
レクト信号が無いとき である。ゲート回路１３にはプ
ロセッサと同程度のクロックを入力し組合せ回路１４の
制御によりラッチ回路１１にイネーブル信号を出力する
。
このように、上記実施例によれば、４個のプロセッサか
らのアクセス要求の競合を調停し、アクセス権を与える
ことができる。調停方法を変更するときは諏を交換する
ことによって実現できる。
らのアクセス要求の競合を調停し、アクセス権を与える
ことができる。調停方法を変更するときは諏を交換する
ことによって実現できる。
また３個や５個以上の場合も同様に実現できる。
発明の効果
本発明は上記実施例より明らかなように、複数のプロセ
ッサが１つのデバイスをアクセスする場合に、これらの
競合を調停しアクセス権を与えることができる。さらに
、ＲＯＭ回路を交換することにより、競合調停方法を簡
単に変更することができる。
ッサが１つのデバイスをアクセスする場合に、これらの
競合を調停しアクセス権を与えることができる。さらに
、ＲＯＭ回路を交換することにより、競合調停方法を簡
単に変更することができる。
１１・・・チップセレクト信号ラッチ回路、１２ “
。 １回路、１３・・・イネーブル信号ゲート、１４ ・・
・イネーブル信号制御組合せ回路、４１ 、４２・・・
Ｄ−代理人の氏名 弁理士 中 尾 敏 男 はか１名
第１図
。 １回路、１３・・・イネーブル信号ゲート、１４ ・・
・イネーブル信号制御組合せ回路、４１ 、４２・・・
Ｄ−代理人の氏名 弁理士 中 尾 敏 男 はか１名
第１図
Claims (1)
- 複数のプロセッサからのアクセス要求を検知・ラッチす
る回路と、ラッチされたこれらの信号の組合せをデコー
ドして、一つのプロセッサにアクセス権を与える信号を
発生するＲＯＭ回路とを備え、上記ＲＯＭ回路を容易に
交換できるように構成したバスアクセス競合調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049971A JPH01223553A (ja) | 1988-03-03 | 1988-03-03 | バスアクセス競合調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049971A JPH01223553A (ja) | 1988-03-03 | 1988-03-03 | バスアクセス競合調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223553A true JPH01223553A (ja) | 1989-09-06 |
Family
ID=12845905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63049971A Pending JPH01223553A (ja) | 1988-03-03 | 1988-03-03 | バスアクセス競合調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223553A (ja) |
-
1988
- 1988-03-03 JP JP63049971A patent/JPH01223553A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633394A (en) | Distributed arbitration for multiple processors | |
| US4473880A (en) | Arbitration means for controlling access to a bus shared by a number of modules | |
| US5519837A (en) | Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput | |
| JPH0773137A (ja) | 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム | |
| JPS62280948A (ja) | バス調停方式 | |
| US7539806B2 (en) | Arbitrator and its arbitration method | |
| US5894562A (en) | Method and apparatus for controlling bus arbitration in a data processing system | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| JPH07175752A (ja) | バスプロトコルおよび方法 | |
| JPH01223553A (ja) | バスアクセス競合調停回路 | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JPH05204833A (ja) | ダイレクトメモリアクセス転送制御装置 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPS6347866A (ja) | 信号制御回路 | |
| JP4288014B2 (ja) | バス調停システム及び方法 | |
| JPH08221357A (ja) | 複数のバスを備えるコンピュータシステム、バス接続装置およびバス制御方法 | |
| JP2669109B2 (ja) | バスアクセス調停回路 | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JPH03161856A (ja) | 情報機器 | |
| JPH0485647A (ja) | アービタ | |
| JPH0713877A (ja) | アービタ | |
| JPH08161257A (ja) | 共通バス使用権制御システム | |
| JPH06103230A (ja) | システム・バス調停回路装置 | |
| JP2000076183A (ja) | バス調停回路 | |
| JPH0749830A (ja) | バスアービトレーション方式 |