JPH01224820A - バス構成方法とバス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ マイクロプロセッサを用いてシステムを構成する場合の
マザーボードにバスを形成するためのハス構成方法とハ
ス回路に関し、 マザーボードにバスを形成する場合に高速の信号を多く
のスロットに分配しても波形歪みなく伝送できるバス構
成方法とハス回路を提供することを目的とし、 マザーボードに形成するハス回路構成方法において、同
一信号を複数個のドライバで同時に駆動してマザーボー
ドの１つのスロットの複数ピンから出力し、該複数のト
ライバの各出力をマザーポートの池のスロットからほぼ
平均化した個数のレシーバが受け取るようピン相互の結
線を行い、該複数のドライバ出力を受け取るレシーバは
各スロノ１の決められた同し１つのピン位置に接続され
るよう構成し、さらに、マザーボードに形成するハス回
路において、同一信号により同時に駆動され複数の端子
に出力する複数のドライバを備えた第１のカードと、ド
ライバの出力信号を固定した１つの端子から受け取るレ
シーバを備えた第２のカートと、第１のカードの前記複
数の端子に接続する複数のピンを備えた少なくとも１つ
のスロットと、第２のカードの前記１つの端子位置に接
続するピンを備えた他のスロットを有するマザーボード
とを備え、該マザーボードの前記第１のカードの複数の
端子に接続する複数のピンの各々と、前記第２のカード
の１つの端子に接続する他の複数のスロットのピンとの
間を平均化した個数づつ分割して配線するよう構成する
。

［産業上の利用分野］ 本発明はマイクロプロセッサを用いてシステムを構成す
る場合のマザーボードにバスを形成するためのバス構成
方法とバス回路に関する。

マイクロプロセッサによりシステムを作る場合、共通バ
ス構成をとることが非常に多く、そのハスにより伝送さ
れる信号としてデータ、アドレス信号の他にクロック信
号や各種の制御信号がある。

従来、マザーボードまたはバンクパネル（以下、単にマ
ザーボードという）によりバスを構成する場合、波形の
立ち上がりまたは立ち下がりが影響を与えるクロック信
号等の信馬伝送するために単純に１つのバスに接続する
構成をとっていたが、その方法ではクロック速度の増加
や接続されるスロット数の増加に対して不都合が生じて
おり、その解決が望まれている。

［従来の技術］ 第４図に従来例の構成図が示され、（イ）に信号ハスの
回路構成図が、（ロ）にマザーボードとカードの接続関
係説明図を示す。

まず、（イ）において、３０は信号発生部、３１はドラ
イバ、３２〜３８はレシーバ、３００はハスを表し、そ
の動作を説明すると、信号発生部３０で発生した信号は
ドライバ３１で増幅してバス３００に出力される。バス
３００には複数のレシーバ３２〜３日が所定の間隔をお
いて接続され、各レシーバで受信されるとそれぞれに備
えられた回路（図示せず）に供給されて所望の機能を達
成する。

この第４図の（イ）のバス回路をマザーボードとカード
により構成すると、（ロ）に示すようなものになる。（
ロ）において４０はドライバ４００を含むカード（プリ
ント基板）、４１は複数のスロット１〜８を有するマザ
ーボード、４２はレシーバ４２１を備えるカードであり
、マザーボードのスロット位置１〜８の内カード４０が
接続されるスロット位置以外の７つのスロットに接続す
るために７枚のレシーバを備えるカードが使用される。

なお、「スロット」とはマザーボード（バンクパネル）
においてガイドレールが設けられ、１枚のカードが挿入
されるとカードの複数の端子と接続する複数のピンが設
けられた場所を表す。

（ロ）の構成ではマザーボード４１の何れかのスロット
にドライバ４００を備えたカード４０を挿入し、その他
のスロットにレシーバ４２１を備えたカードを７枚挿入
する。すると、マザーボードのピン４１１．４１２．４
１３・・４１８の中の１つとカード４０のドライバ４０
０の端子４０１が接続し、残りのピンには７枚のカード
４２のレシーバ４２１に接続された端子４２２がそれぞ
れのスロットで接続される。

そして、カード４０をスロット１に接続して、他のスロ
ット２〜８にカード４２を挿入すると、第４図の（イ）
のバス回路が形成される。

［発明が解決しようとする課Ｒ］ 従来の構成によれば、信号発生部から発生する信号の速
度が低い場合には何ら問題ないが、信号（特にクロック
信号）を高速化する場合、またはマザーボードのスロッ
ト数を増加する場合（第４図の場合レシーバを備えたカ
ードを増やす場合）には、波形歪みが大きくなって正し
く信号を伝送することができなくなることが問題となっ
ている。

その理由は、第４図の（イ）に示すように、バス３００
は直流的には、特性インピーダンスを備えて（例えば１
００Ω）おり、終端抵抗Ｒ１で整合が取られているが、
交流的には周波数が高くなると負荷の数に応じた容量の
増加によりインピーダンス整合をとることが困難になっ
て、その結果反射が発生し波形歪みが生じるからである
。

本発明は、マザーボードにバスを形成する場合に高速の
信号を多くのスロットに分配しても波形歪みな（伝送で
きるバス構成方法とバス回路を提供することを目的とす
る。

〔課題を解決するための手段］ 本発明の基本的構成図を第１図に示す。

第１図において、１０はマザーボード、１１．１２は図
のようにピンの間を中央で交叉して配線することにより
形成されたバス、１３Ａ、１３Ｂはドライバ、１４は信
号発生部、１０１ａ、１０１ｂ〜１０８ａ、１０８ｂは
それぞれ各スロットに設けられたピン、１１０〜１１２
．１２０〜１２３はそれぞれレシーバを表す。

ドライバ１３Ａはレシーバ１１０−１１２に接続され、
ドライバ１３Ｂはレシーバ１２０〜１２３に接続され、
各ドライバはそれぞれ３個のレシーバと４個のレシーバ
に分割して接続され、両ドライバは平均化した数の負荷
を駆動する。

なお、この第１図にはドライバを２個設けた場合の基本
的構成を示すが、ドライバが３個以上設けられ、それに
対応してレシーバを３分割以上することも同様の原理に
より構成できる。また、マザーボード１０には各スロッ
トに２つのピンだけが示されているが他のピンも当然備
えられているが図示省略されている。

［作用］ 第１図において、信号発生部１４からの入力信号により
ドライバ１３Ａ、１３Ｂが同時に駆動され、各ドライバ
の出力はマザーボードのピン１０１ａ、１０１ｂからバ
ス１１，１２に出力される。

マザーボードには２つのドライバからの出力を受け取る
レシーバ１１０−１１２．１２０〜１２３がそれぞれピ
ン１０２ａ〜１０８ａを介して接続され、レシーバ１１
０〜１１２はドライバ１３Ａからの信号をバス１１から
受信し、レシーバ１２０〜１２３はドライバ１３Ｂから
の信号をバス１２から受信する。

上記の説明ではドライバ１３Ａ、１３Ｂの出力をピン１
０１ａＳ１０１ｂに供給していたが、この出力はマザー
ボードの他のスロットの任意のピン、例えば１０５ａ、
ＩＱ５ｂに接続しても同様に作用する。その場合、ピン
Ｉｏｔａ、１０１ｂにレシーバ１２０が接続される。

［実施例］ 本発明の実施例１の構成図を第２図（ａｌに示し、マザ
ーボードとカードの接続配置説明図を第２図中）に示す
。

第２図ｉａ）において、２０はクロック信号発生部、２
０１とドライバＡ（２０２）、ドライバＢ（２０３）を
設けたカード（プリント基板）、２１はマザーボード、
２２はレシーバ２２１を設けたカードを表す。

カード２０はマザーボード２１のスロット１〜８の何れ
にも挿入することができ、ここでスロット１に挿入した
ものとすると、カード２０のドライバＡＳＢの出力が端
子２０４ａ、２０４ｂはスロッＩ−１のピン２１１ａ、
２１１ｂに接続され第２図（ｂｌの状態となる。

カード２２は端子２２２ａに接続されたレシーバ２２１
を備え、ドライバが挿入されたスロット以外の全てのス
ロットに挿入して信号を受信できる。この例の場合この
カードは７枚（レシーバの構成だけ同一であるが各カー
ド毎に異なる回路がそれぞれ搭載されている）用意され
、他のスロット２〜８に挿入され、その内の１枚のカー
ド２２を挿入した状態を第２図（ｂｌに示す。

マザーボードのピン２］ＩＸ１〜２１４ａおよびピン２
］５ｂ〜２１８ｂが相互に結線され、ピン２１１ｂ　〜
２１３ｂおよびピン２１５ａ〜２１８ａが相互に結線さ
れており、スロット２〜８にカード２２がそれぞれ挿入
されると、第１図に示す回路構成になりドライバＡ、Ｂ
は、各々がほぼ同数のレシーバを負荷として駆動し、各
ドライバの負荷は単一ドライバで駆動する場合の約半分
になる。

ドライバを３個設けて３個の端子から同時に出力する構
成にすれば各ドライバの負荷は１／３になる。

第２図（Ｃ１に第２図（ａｌに示す実施例の構成におけ
るマザーボードの他の配線例図を示す。

このマザーボードの配線の場合、ドライバの２つの出力
に対応するピンが、スロット毎に交叉して結線される点
が相違する。

本発明の実施例２の構成図を第３図に示す。

第３図にはマザーボードの構成だけを示し、トライバを
備えるカードとレシーバを備えるカードは第２図＋ａｌ
に示すものと同様である。

第３図のマザーボード５０は、スロット１〜８のピン５
０１ａ〜５０４ａが相互に結線され、ピン５０１ｂと５
０５　ａ　〜５０８　ａとが図に示すように結線され、
ピン５０２ｂ〜５０８ｂに何も配線されてない点が特徴
である。

この第３図のマザーボードの場合、ドライバを備えたカ
ード（第２図（ａｌの２０）が挿入される位置はスロッ
ト１に限定される。

そして、レシーバを備えた７枚のカード（第２図（ａｌ
の２２）は、他のスロット２〜８に接続され、それぞれ
同じピン位置（ａ側）である５０２ａ〜５０８ａからド
ライバＡ、、Ｂの出力をほぼ同数（この例では３個と４
個）づつ受け取る。

この構成の場合、マザーボードの配線が第２図（ａｌに
比べ簡単化される。

〔発明の効果〕

本発明のバス構成方法およびバス回路によればマザーボ
ードにバスを形成する場合に、高速の信号を多くのスロ
ットに分配しても信号歪みを生じることな（伝送するこ
とができる。

【図面の簡単な説明】

第１図は本発明の基本的構成図、第２図（ａｌは本発明
の実施例１の構成図、第２図ｆｂｌはマザーボードとカ
ードの接続配置説明図、第２図（Ｃ１はマザーボードの
他の配線例図、第３図は本発明の実施例２の構成図、第
４図は従来例の構成図である。 第１図中、 １０　　　　　：マザーボード １１．１２　　　：バス １３Ａ、１３Ｂ：　ドライバ １４　　　　　：信号発生部 １０’ｌａ　〜１０８ｂ：ビン

Claims (1)

1. 【特許請求の範囲】 １）マザーボードに形成するバス構成方法において、 同一信号を複数個のドライバ（１３Ａ、Ｂ）で同時に駆
   動してマザーボード（１０）の１つのスロットの複数ピ
   ン（１０１ａ、ｂ）から出力し、 該複数のドライバの各出力をマザーボードの他のスロッ
   トからほぼ平均化した個数のレシーバ（１１０〜１１２
   、１２０〜１２３）が受け取るようピン相互の結線を行
   い、 該複数のドライバ出力を受け取るレシーバは各スロット
   の決められた同じ１つのピン位置（１０１ａ〜１０８ａ
   ）に接続されることを特徴とするマザーボードに形成す
   るバス構成方法。 ２）マザーボードに形成するバス回路において、同一信
   号により同時に駆動され複数の端子（２０４ａ、ｂ）に
   出力する複数のドライバ（２０２、２０３）を備えた第
   １のカード（２０）と、 ドライバの出力信号を固定した１つの端子（２２２ａ）
   から受け取るレシーバ（２２１）を備えた第２のカード
   （２２）と、 第１のカードの前記複数の端子（２０４ａ、ｂ）に接続
   する複数のピン（２１１ａ、ｂ）を備えた少なくとも１
   つのスロットと、第２のカードの前記１つの端子位置（
   ２２２ａ）に接続するピン（２１１ａ〜２１８ａ）を備
   えた他のスロットを有するマザーボードとを備え、該マ
   ザーボードの前記第１のカードの複数の端子に接続する
   複数のピンの各々と、前記第２のカードの１つの端子に
   接続する他の複数のスロットのピンとの間を平均化した
   個数づつ分割して配線することを特徴とするバス回路。