JPH0736581A - 信号分配回路 - Google Patents
信号分配回路Info
- Publication number
- JPH0736581A JPH0736581A JP17967093A JP17967093A JPH0736581A JP H0736581 A JPH0736581 A JP H0736581A JP 17967093 A JP17967093 A JP 17967093A JP 17967093 A JP17967093 A JP 17967093A JP H0736581 A JPH0736581 A JP H0736581A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- bus
- line
- matching resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】信号線に高精度化された信号波形を得る。
【構成】複数の被信号分配回路と、これらの回路を共通
駆動する第１の信号線と、この信号線上の互いに離間し
た複数箇所に、第１の信号線上の各箇所が時間的に同一
条件で駆動されるようにそれぞれ第２の信号線を介して
接続された各駆動信号源と、第１の信号線の端部に接続
された整合抵抗とを具備し、前記各第２の信号線のうち
前記整合抵抗に隣接した第２の信号線は、他の整合抵抗
を介さずに直接第１の信号線に接続されたことを特徴と
している。
駆動する第１の信号線と、この信号線上の互いに離間し
た複数箇所に、第１の信号線上の各箇所が時間的に同一
条件で駆動されるようにそれぞれ第２の信号線を介して
接続された各駆動信号源と、第１の信号線の端部に接続
された整合抵抗とを具備し、前記各第２の信号線のうち
前記整合抵抗に隣接した第２の信号線は、他の整合抵抗
を介さずに直接第１の信号線に接続されたことを特徴と
している。
Description
【０００１】
【産業上の利用分野】本発明は信号分配回路に関し、特
にデジタル信号の分配をする場合に使用されるものであ
る。
にデジタル信号の分配をする場合に使用されるものであ
る。
【０００２】
【従来の技術】従来、集積回路（ＩＣ）等において、図
４の如く信号Ａを、座標ａ１、ａ２、ａ３に忠実に（互
いに時間差がないこと）送りたい場合がある。図４にお
いて、ＩＣｍ、ＩＣ２〜ＩＣ４はそれぞれ独立ＩＣ、ａ
は信号伝搬線路である。
４の如く信号Ａを、座標ａ１、ａ２、ａ３に忠実に（互
いに時間差がないこと）送りたい場合がある。図４にお
いて、ＩＣｍ、ＩＣ２〜ＩＣ４はそれぞれ独立ＩＣ、ａ
は信号伝搬線路である。
【０００３】しかしＩＣ２、ＩＣ３、ＩＣ４間は、距離
ｌ1 、ｌ2 を有している。そのため座標点ａ１、ａ２、
ａ３では、信号伝達に相互間で時間的誤差を生じる。こ
こで信号線ａは、無反射にしたいので、一般には図４の
ごとく「いもづる配線」（１本線ａでＩＣ２〜ＩＣ４に
信号分配→無反射）を行う。従ってこれらが、上記時間
的誤差を助長させる欠点がある。
ｌ1 、ｌ2 を有している。そのため座標点ａ１、ａ２、
ａ３では、信号伝達に相互間で時間的誤差を生じる。こ
こで信号線ａは、無反射にしたいので、一般には図４の
ごとく「いもづる配線」（１本線ａでＩＣ２〜ＩＣ４に
信号分配→無反射）を行う。従ってこれらが、上記時間
的誤差を助長させる欠点がある。
【０００４】そこで、上記距離ｌ1 、ｌ2 等による信号
伝搬時間差を無くすようにするため、複数の被信号分配
回路を共通駆動する信号線を設け、この信号線上の互い
に離間した複数箇所に、該信号線上の各箇所が、時間的
に同一条件で駆動されるように接続した駆動源を設ける
考え方がある。
伝搬時間差を無くすようにするため、複数の被信号分配
回路を共通駆動する信号線を設け、この信号線上の互い
に離間した複数箇所に、該信号線上の各箇所が、時間的
に同一条件で駆動されるように接続した駆動源を設ける
考え方がある。
【０００５】図５はその考え方を示す構成図、図６
（ａ）、（ｂ）はその構成の一部原理的構成図である。
図５のものは、複数の被信号分配回路としてＩＣn1 、
ＩＣｎ2（図４のＩＣ２、ＩＣ３などに相当）を有し、
これらＩＣn1 、ＩＣn2 を共通駆動する信号線としての
分配用バスＢ1 （図４のいもづる配線ａ等に相当）を有
する。つまりそのバス信号は、図６（ｂ）にも示される
如くＩＣｎ1 、ＩＣｎ2 などに分配されるようになって
いる。また相互に離間しバスＢ1 を駆動するための複数
個例えば３個のデジタル信号発生器ＩＣm1 、ＩＣm2 、
ＩＣm3 （図４のＩＣｍに対応）を有し、それらの出力
は、それぞれ伝搬線路ｌ1 、ｌ2 、ｌ3 （図４のＩＣ
２、ＩＣｍ間のａに対応）を経て、バスＢ1 に対して並
列に駆動する構成になっている。
（ａ）、（ｂ）はその構成の一部原理的構成図である。
図５のものは、複数の被信号分配回路としてＩＣn1 、
ＩＣｎ2（図４のＩＣ２、ＩＣ３などに相当）を有し、
これらＩＣn1 、ＩＣn2 を共通駆動する信号線としての
分配用バスＢ1 （図４のいもづる配線ａ等に相当）を有
する。つまりそのバス信号は、図６（ｂ）にも示される
如くＩＣｎ1 、ＩＣｎ2 などに分配されるようになって
いる。また相互に離間しバスＢ1 を駆動するための複数
個例えば３個のデジタル信号発生器ＩＣm1 、ＩＣm2 、
ＩＣm3 （図４のＩＣｍに対応）を有し、それらの出力
は、それぞれ伝搬線路ｌ1 、ｌ2 、ｌ3 （図４のＩＣ
２、ＩＣｍ間のａに対応）を経て、バスＢ1 に対して並
列に駆動する構成になっている。
【０００６】Ｒ1 、Ｒ2 、Ｒ3 は、異種波動インピーダ
ンス連結用の整合抵抗である。バスＢ1 は、例えば同一
構成の線路ｌ1 、ｌ2 、ｌ3 （これら線路の各波動イン
ピーダンスはＺｏ＝Ｚ（例えば５０Ω）である。）の２
倍の波動インピーダンス（２Ｚ）に選んである。またバ
スＢ1 は、線路ｌ1 、ｌ3 との接続点に、それぞれ反射
を考慮しての整合抵抗Ｒ1 を有し、線路ｌ2 とはダイレ
クト結合である（図６（ａ）参照）。またバスＢ1 は、
例えばＩＣn1 、ＩＣn2 の各導出ピンを介してこれらＩ
Ｃｎ1 、ＩＣｎ2 内に配線される。
ンス連結用の整合抵抗である。バスＢ1 は、例えば同一
構成の線路ｌ1 、ｌ2 、ｌ3 （これら線路の各波動イン
ピーダンスはＺｏ＝Ｚ（例えば５０Ω）である。）の２
倍の波動インピーダンス（２Ｚ）に選んである。またバ
スＢ1 は、線路ｌ1 、ｌ3 との接続点に、それぞれ反射
を考慮しての整合抵抗Ｒ1 を有し、線路ｌ2 とはダイレ
クト結合である（図６（ａ）参照）。またバスＢ1 は、
例えばＩＣn1 、ＩＣn2 の各導出ピンを介してこれらＩ
Ｃｎ1 、ＩＣｎ2 内に配線される。
【０００７】ここでは、図５のバスＢ1 の３点駆動型で
説明する。ＩＣm1 〜ＩＣｍ3 の各入力Ｓ1 は、同時刻
の同一信号である。中央のＩＣｍ2 は入力信号Ｓ1 が、
他のＩＣｍ1 、ＩＣｍ3 と同様に与えられ、バスＢ1 の
長さの中央に、波動インピーダンスＺｏ＝Ｚのストリッ
プライン等の線路（長さｌａ）でＰ点に接続されてい
る。従ってバスＢ1 は、Ｐ点のほか合計３点で同時駆動
されているため、Ｂ1 上の各点での見掛上の伝搬時間
は、図４のものに比べて、時間差縮小化が著しく改善さ
れ、バスＢ1 の各点で信号伝搬時間差が極小化されるも
のである。
説明する。ＩＣm1 〜ＩＣｍ3 の各入力Ｓ1 は、同時刻
の同一信号である。中央のＩＣｍ2 は入力信号Ｓ1 が、
他のＩＣｍ1 、ＩＣｍ3 と同様に与えられ、バスＢ1 の
長さの中央に、波動インピーダンスＺｏ＝Ｚのストリッ
プライン等の線路（長さｌａ）でＰ点に接続されてい
る。従ってバスＢ1 は、Ｐ点のほか合計３点で同時駆動
されているため、Ｂ1 上の各点での見掛上の伝搬時間
は、図４のものに比べて、時間差縮小化が著しく改善さ
れ、バスＢ1 の各点で信号伝搬時間差が極小化されるも
のである。
【０００８】図５の右端の部分を抽出して示したのが図
７である。この図７の構成は、信号方向ｄ１では、整合
抵抗Ｒ1 ＝５０Ωがあるため、Ｎ１点で無反射である
が、信号方向ｄ２では、Ｎ２点で１５０Ω対５０Ωの反
射が生じてしまう。しかしこの反射は、精度が余り要求
されない場合には、問題視されなかった。
７である。この図７の構成は、信号方向ｄ１では、整合
抵抗Ｒ1 ＝５０Ωがあるため、Ｎ１点で無反射である
が、信号方向ｄ２では、Ｎ２点で１５０Ω対５０Ωの反
射が生じてしまう。しかしこの反射は、精度が余り要求
されない場合には、問題視されなかった。
【０００９】図８は、図５の回路構成で得たバス信号の
シミュレーション波形図で、オーバーシュートＯ１が長
時間に渡って続き、バス信号を大幅に変形させているこ
とが分かるものである。
シミュレーション波形図で、オーバーシュートＯ１が長
時間に渡って続き、バス信号を大幅に変形させているこ
とが分かるものである。
【００１０】さて、電子工業が発達した今日、求められ
る信号波形精度はいっそう厳しくなってきているので、
例えば図７のｄ２方向への信号の反射分も無視できなく
なり、その改良が望まれるようになってきた。
る信号波形精度はいっそう厳しくなってきているので、
例えば図７のｄ２方向への信号の反射分も無視できなく
なり、その改良が望まれるようになってきた。
【００１１】
【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、バス等の信号線に流れる信号の波
形変形を防止でき、最近の電子工業で要求される波形の
精度要求に耐え得る信号が流せる信号分配回路を提供す
るものである。
みてなされたもので、バス等の信号線に流れる信号の波
形変形を防止でき、最近の電子工業で要求される波形の
精度要求に耐え得る信号が流せる信号分配回路を提供す
るものである。
【００１２】
【課題を解決するための手段と作用】本発明は、複数の
被信号分配回路と、これらの回路を共通駆動する第１の
信号線と、この信号線上の互いに離間した複数箇所に、
第１の信号線上の各箇所が時間的に同一条件で駆動され
るようにそれぞれ第２の信号線を介して接続された各駆
動信号源と、第１の信号線の端部に接続された整合抵抗
とを具備し、前記各第２の信号線のうち前記整合抵抗に
隣接した第２の信号線は、他の整合抵抗を介さずに直接
第１の信号線に接続されたことを特徴としている。
被信号分配回路と、これらの回路を共通駆動する第１の
信号線と、この信号線上の互いに離間した複数箇所に、
第１の信号線上の各箇所が時間的に同一条件で駆動され
るようにそれぞれ第２の信号線を介して接続された各駆
動信号源と、第１の信号線の端部に接続された整合抵抗
とを具備し、前記各第２の信号線のうち前記整合抵抗に
隣接した第２の信号線は、他の整合抵抗を介さずに直接
第１の信号線に接続されたことを特徴としている。
【００１３】すなわち本発明は、第１の信号線の端部付
近と第２の信号線との接続部近辺において、前記整合抵
抗の接続により、第１の信号線の中間方向に反射される
信号成分がほとんどなくなり、しかも第１の信号線と第
２の信号線とを直接接続したことにより、図７のＮ２点
の反射のような原因がなくなり、信号線を流れる信号波
形のオーバーシュートが大幅に減少できるようにしたも
のである。
近と第２の信号線との接続部近辺において、前記整合抵
抗の接続により、第１の信号線の中間方向に反射される
信号成分がほとんどなくなり、しかも第１の信号線と第
２の信号線とを直接接続したことにより、図７のＮ２点
の反射のような原因がなくなり、信号線を流れる信号波
形のオーバーシュートが大幅に減少できるようにしたも
のである。
【００１４】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は、本実施例の要部の回路図である。この部
分は、図５の図示右端付近に相当している。ここでの特
徴は、バス（信号線）の図示端部に、整合抵抗Ｒ＝５０
Ω（線路ｌ1 の波動インピーダンス値と同じ）の一端を
接続し、整合抵抗Ｒの他端は接地している。また、信号
線路ｌ3 （これの波動インピーダンス値はここでは５０
Ω）は、図５の整合抵抗Ｒ1 は用いず、直接バスＢ1 の
端部付近に接続している。
する。図１は、本実施例の要部の回路図である。この部
分は、図５の図示右端付近に相当している。ここでの特
徴は、バス（信号線）の図示端部に、整合抵抗Ｒ＝５０
Ω（線路ｌ1 の波動インピーダンス値と同じ）の一端を
接続し、整合抵抗Ｒの他端は接地している。また、信号
線路ｌ3 （これの波動インピーダンス値はここでは５０
Ω）は、図５の整合抵抗Ｒ1 は用いず、直接バスＢ1 の
端部付近に接続している。
【００１５】図１の構成にあっては、例えば信号線路ｌ
3 の駆動源からの信号により、図示ｄ３方向の信号と、
ｄ４方向の反射信号が生じるはずである。しかし整合抵
抗Ｒにより、Ｎ３点でｄ３方向の信号による反射が生じ
ないから、反射によるｄ４方向への信号はほとんど無い
と考えてよく、従って、ｄ４方向の反射信号により、Ｎ
４点を通過するときの信号反射もほとんど無いと考えて
よい。
3 の駆動源からの信号により、図示ｄ３方向の信号と、
ｄ４方向の反射信号が生じるはずである。しかし整合抵
抗Ｒにより、Ｎ３点でｄ３方向の信号による反射が生じ
ないから、反射によるｄ４方向への信号はほとんど無い
と考えてよく、従って、ｄ４方向の反射信号により、Ｎ
４点を通過するときの信号反射もほとんど無いと考えて
よい。
【００１６】図２は、図１の回路の原理を考慮した信号
分配回路の全体的回路例である。ここで、信号線ｌ1 、
ｌ2 、ｌ3 の距離ｌａはそれぞれ等しく、これらの隣接
相互間の距離ｌｂも等しくしてある。バスＢ1 の左端の
構成も、整合抵抗Ｒを用い、かつ信号線ｌ1 をバスＢ1
に直接接続した形になっている。波動インピーダンス値
も、バスＢ1 が１００Ω、信号線路ｌ1 〜ｌ3 もそれぞ
れ５０Ωである。クロック信号ＣＬは、信号線ｌ1 、ｌ
3 については、それぞれバッファＢｕ１、Ｂｕ３、及び
整合抵抗Ｒ2 、Ｒ2 を介して他端側から供給され、信号
線ｌ2 に関しては、バッファＢｕ２を介して他端側から
供給されている。バッファＢｕ２の出力側に、図４で用
いた整合抵抗Ｒ3 は省略されているが、信号波形特性に
はさほど影響はない。
分配回路の全体的回路例である。ここで、信号線ｌ1 、
ｌ2 、ｌ3 の距離ｌａはそれぞれ等しく、これらの隣接
相互間の距離ｌｂも等しくしてある。バスＢ1 の左端の
構成も、整合抵抗Ｒを用い、かつ信号線ｌ1 をバスＢ1
に直接接続した形になっている。波動インピーダンス値
も、バスＢ1 が１００Ω、信号線路ｌ1 〜ｌ3 もそれぞ
れ５０Ωである。クロック信号ＣＬは、信号線ｌ1 、ｌ
3 については、それぞれバッファＢｕ１、Ｂｕ３、及び
整合抵抗Ｒ2 、Ｒ2 を介して他端側から供給され、信号
線ｌ2 に関しては、バッファＢｕ２を介して他端側から
供給されている。バッファＢｕ２の出力側に、図４で用
いた整合抵抗Ｒ3 は省略されているが、信号波形特性に
はさほど影響はない。
【００１７】図３は、バスＢ1 の長さを３３０ｍｍ、信
号線路ｌ1 〜ｌ3 の長さをそれぞれ２７５ｍｍとしたと
きのシミュレーションによるバスＢ1 の信号波形図であ
る。この図３と図８を比較して分かることは、図８で
は、オーバーシュートＯ１が長時間だらだらと続いてい
るが、図３では、オーバーシュートＯ２は瞬時の波形と
なっていることである。このように改善された原因は、
バスＢ1 の端部に整合抵抗Ｒを接続して、信号反射の原
因をなくすと共に、信号線路ｌ3 を直接バスＢ1につな
ぎ、図７のような反射の原因を軽減させたことである。
オーバーシュートＯ２の原因は、バスＢ1 の両端以外に
生じる迷流によると考えられる。
号線路ｌ1 〜ｌ3 の長さをそれぞれ２７５ｍｍとしたと
きのシミュレーションによるバスＢ1 の信号波形図であ
る。この図３と図８を比較して分かることは、図８で
は、オーバーシュートＯ１が長時間だらだらと続いてい
るが、図３では、オーバーシュートＯ２は瞬時の波形と
なっていることである。このように改善された原因は、
バスＢ1 の端部に整合抵抗Ｒを接続して、信号反射の原
因をなくすと共に、信号線路ｌ3 を直接バスＢ1につな
ぎ、図７のような反射の原因を軽減させたことである。
オーバーシュートＯ２の原因は、バスＢ1 の両端以外に
生じる迷流によると考えられる。
【００１８】なお、本発明は実施例のみに限られず、種
々の応用が可能である。例えばバス等の信号線に供給さ
れる信号は、クロック信号のみでなく、他の高速信号で
あってもよい。
々の応用が可能である。例えばバス等の信号線に供給さ
れる信号は、クロック信号のみでなく、他の高速信号で
あってもよい。
【００１９】
【発明の効果】以上説明したごとく本発明によれば、バ
ス等の信号線に流れる信号のオーバーシュートのごとき
波形変形を防止でき、最近の電子工業で要求される波形
の精度要求に絶え得る信号が流せる信号分配回路を提供
出来るものである。
ス等の信号線に流れる信号のオーバーシュートのごとき
波形変形を防止でき、最近の電子工業で要求される波形
の精度要求に絶え得る信号が流せる信号分配回路を提供
出来るものである。
【図１】本発明の実施例の要部回路図。
【図２】本発明の実施例の全体的回路図。
【図３】図２の回路を用いて得た、バスのシミュレーシ
ョン波形図。
ョン波形図。
【図４】従来のいもづる配線式信号分配回路。
【図５】図４を改良した信号分配回路図。
【図６】図５の動作原理説明図。
【図７】図４の一部を取り出して示す信号動作説明図。
【図８】図４の回路を用いて得た、バスのシミュレーシ
ョン波形図。
ョン波形図。
ＩＣn1 …被信号分配回路、Ｂ1 …バス（第１の信号
線）、ｌ1 〜ｌ3 …信号線路（第２の信号線）、Ｒ…整
合抵抗。
線）、ｌ1 〜ｌ3 …信号線路（第２の信号線）、Ｒ…整
合抵抗。
Claims (6)
- 【請求項１】複数の被信号分配回路と、これらの回路を
共通駆動する第１の信号線と、この信号線上の互いに離
間した複数箇所に、第１の信号線上の各箇所が時間的に
同一条件で駆動されるようにそれぞれ第２の信号線を介
して接続された各駆動信号源と、第１の信号線の端部に
接続された整合抵抗とを具備し、前記各第２の信号線の
うち前記整合抵抗に隣接した第２の信号線は、他の整合
抵抗を介さずに直接第１の信号線に接続されたことを特
徴とする信号分配回路。 - 【請求項２】前記複数箇所、第２の信号線、信号駆動源
の数は、それぞれ３つであることを特徴とする請求項１
に記載の信号分配回路。 - 【請求項３】前記３つの第２の信号線の接続点で区画さ
れる前記第１の信号線の２つの間隔は、互いに等しいこ
とを特徴とする請求項２に記載の信号分配回路。 - 【請求項４】前記第１の信号線の波動インピーダンスの
値は、前記第２の信号線の波動インピーダンスの値の２
倍であることを特徴とする請求項１に記載の信号分配回
路。 - 【請求項５】前記第１の信号線は、デジタル信号分配用
バスであることを特徴とする特許請求の範囲第１項に記
載の信号分配回路。 - 【請求項６】前記第１の信号線路の端部に接続される整
合抵抗は、第１の信号線路の両端にそれぞれ設けられて
いることを特徴とする請求項１に記載の信号分配回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17967093A JPH0736581A (ja) | 1993-07-21 | 1993-07-21 | 信号分配回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17967093A JPH0736581A (ja) | 1993-07-21 | 1993-07-21 | 信号分配回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0736581A true JPH0736581A (ja) | 1995-02-07 |
Family
ID=16069824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17967093A Pending JPH0736581A (ja) | 1993-07-21 | 1993-07-21 | 信号分配回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736581A (ja) |
-
1993
- 1993-07-21 JP JP17967093A patent/JPH0736581A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118350A (en) | Bus through termination circuit | |
| JPH0573291B2 (ja) | ||
| JP2002023900A (ja) | 短いループスルー方式のメモリシステム構成を有するメモリモジュール | |
| JPH0736581A (ja) | 信号分配回路 | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JPH1065103A (ja) | 半導体集積回路 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JPH0749803Y2 (ja) | 集積回路のピン配置構造 | |
| JPH07221461A (ja) | 回路実装方式 | |
| JPH11150468A (ja) | 半導体集積回路 | |
| JPH01293647A (ja) | 半導体装置 | |
| JP2695476B2 (ja) | 入出力ラッチ構成方式 | |
| JPH0775284B2 (ja) | 信号制御回路 | |
| JPH05166931A (ja) | 半導体集積回路 | |
| JPH0587987B2 (ja) | ||
| JP3613265B2 (ja) | ボード | |
| JPH07240600A (ja) | 電気長等長配線方法 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JP2000114468A (ja) | 半導体集積回路 | |
| JPS62115912A (ja) | 誤り信号除去回路 | |
| JPH08137790A (ja) | 半導体装置 | |
| JPH1134379A (ja) | サーマルヘッド駆動用ｉｃ | |
| JPH0993108A (ja) | 入出力（ｉ／ｏ）バッファ回路 | |
| JPH01261021A (ja) | 半導体集積回路装置 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 |