JPH01225349A - 電子素子形成用材料 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子素子製造用の半導体材料に関する。

〔従来の技術〕

支持体層の上に絶縁層を介して設けられた半導体島状領
域を有し、同領域を使って電子素子が作られるようにな
っている電子素子製造用の半導体材料に、例えば、絶縁
層分離基板ＣＤＩ基板）がある。ＤＩ基板は、例えば、
ポリシリコン層からなる支持体層の上に５ｉｆｔ層で電
気的に分離されたシリコン半導体単結晶島状領域を有す
る基板である。各島状領域は、絶縁が完全で、分離容量
が小さく、島状領域内で発生したキャリヤが他の領域に
浸入しないといった利点がある。Ｄ１基板の半導体単結
晶島状領域を使って作られる電子素子のひとつに、ＭＯ
Ｓ）ランジスタがある。ＭＯＳトランジスタの場合、増
幅率がＬ／Ｗで決まる。Ｌはチャンネル長であり、Ｗは
チャンネル幅である、チャンネル幅Ｗが大きいほど増幅
率が高い。さらにチャンネル長し、チャンネル幅Ｗが大
きいほど製造プロセスのぶれによる増幅率のバラツキが
押さえられる。ＭＯＳ）ランジスタを用いた演算増幅器
の場合、チャンネル幅Ｗやチャンネル長りが大きいほど
増幅度の精度が向上する。

〔発明が解決しようとする課題〕

しかしながら、ひとつひとつの半導体単結晶島状領域の
面積は余り広くない。そのため、ＭＯＳトランジスタの
チャンネル長りやチャンネル＠Ｗを大きくすることは難
しい。また、ひとつの半導体重結晶島状領域にＭＯＳ）
ランジスタを多数個形成することも容易ではない。

半導体単結晶島状領域の面積を大きくすれば、素子形成
面積は増加するが、それでは、基板面積が大きくなって
しまい、素子全体形状の大型化や基板コストの上昇を招
来するという不都合があるこの発明は上記事情に鑑み、
半導体島状領域の面積を増やすことなく、素子形成面積
を大きくできる構造を有する電子素子製造用の半導体材
料を提供することを課題とする。

〔問題点を解決するための手段〕

前記課題を解決するため、この発明の半導体島状領域（
以下、単に「島状領域」という）を有する電子素子製造
用の半導体材料は、絶縁層の外側に導電層が配設されて
いる。

〔作　　　用〕

この発明にかかる電子素子製造用の半導体材料（以下、
単に「半導体材料」と記す）は、島状領域の表面だけで
なく、絶縁層の外側にある導電層を利用して島状領域の
底面も素子形成領域として使うことができる。そのため
、島状領域の大きさは変わらなくとも、素子形成領域が
飛曜的に増加する。

〔実　施　例〕

以下、この発明にかかる半導体材料について、その−例
をあられす図面を参照しながら詳しく説明する。

第１図は、この発明の半導体材料の一例であるＤＩ基板
をあられす。

第１図にみるように、ＤＩ基板１は、ポリシリコン層（
支持体層）２の上に絶縁層（Ｓｉ０ｇ層）３で電気的に
分離された島状領域４を有しており、同領域４を使って
電子素子が作られる。

このＤＩ基板ｌでは、絶縁層３の外側に導電層（ポリシ
リコン層）５が配設され、この導電ｒｉｉ５とポリシリ
コン層２の間には両者の電気的絶縁のための絶縁層（Ｓ
ｉｆｔ層）６が形成されていて、絶縁層３、島状領域分
離４および導電層５全体をポリシリコン層２から分離す
るようにしている。導電層５は、島状領域４に形成され
る素子に応じた形状・面積で予め形成されている。

ＤＩ基板ｌはつぎのようにして作られている。

Ｎ−シリコン半導体ウェハ（図示省略）の表面に異方性
エツチングでＶ溝を形成し、その表面を熱酸化して絶縁
Ｎ３用の５ｉ（ｈ層を形成し、その上に導電層５用のポ
リシリコン層を薄く堆積させ（必要ならばパターン化す
る）、その後、さらに絶縁層６用の５ｉｎｓ層を形成す
る。続いて、ポリシリコンＮ２を厚く堆積させる。しか
るのち、■溝の底があられれるまでウェハの外側から研
磨すると島状領域４が完成する。

第２図は、上記ＤＩ基板１のひとつの島状領域４にフォ
トダイオードＤとＭＯＳ）ランジスタＴが形成されてい
る半導体装置をあられす。第３図は、この半導体装置の
回路図である。

フォトダイオードＤは、島状領域４の表面に形成され、
ＭＯＳ）ランジスタＴは島状領域４の底面に形成されて
いる。フォトダイオードＤは、Ｐ領域１１、Ｎ−領域１
２およびＮ゛領域１３からなるＰｉＮ構造を有する。１
１’、１３’は取り出し電極である。一方、ＭＯＳトラ
ンジスタＴは、島状領域４の底面に形成され、Ｐ領域１
５をソースとし、Ｐ領域１６をドレインとしている。こ
のＭＯＳ）ランジスタＴのゲート電極は、絶縁層３の外
側の導電層（ポリシリコン層）５である。

１５′、１６′、５′は取り出し電極である。このよう
な導電層５があるから島状領域４の底面も素子形成領域
として使うことができるのである。

このＭＯＳ）ランジスタＴは、島状領域４の底面全面を
使って形成されており、利得が大きく、かつ、製造プロ
セスのぶれによる増幅率のバラツキが押さえられるよう
に、チャンネル長しとチャンネル幅Ｗが大きくなってい
る。

それだけでなく、通常、フォトダイオードＤは相当に大
きな面積（例えば１００ミクロン平方）を必要とするが
、このような素子とＭＯＳ）ランジスタＴがひとつの島
状領域４に共に形成できるのである。

つぎに、第３図の回路を簡単に説明しておく。

フォトダイオードＤに光が入射すると、遮断状態にあっ
たフォトダイオードＤが導通し、ＭＯＳトランジスタＴ
のゲートに電圧が加わり、そのため、遮断状態にあった
ＭＯＳトランジスタＴが導通し、ソースにつながる抵抗
Ｒ８の両端に電圧があられれる。光の入射がなくなると
、フォトダイオードＤは遮断状態となり、ゲートがゼロ
電位となり、同時にＭＯＳ）ランジスタＴも遮断状態と
なり、ソースにつながる抵抗Ｒ８の両端の電圧はゼロと
なる。

なお、この回路の抵抗素子Ｒ，、Ｒｓも外付けにせずに
、島状領域４、あるいは、他の島状領域に設けておいて
もよい。

ｉ−１’、：、ＭＯＳ）ランジスタＴのソース領域とド
レイン領域となるＰ領域１５．１６は、ＤＩ基板ｌの製
造後に形成するのではなく、Ｄ１基板１の製造工程で作
るようにしてもよい。

この発明は上記実施例に限らない。電子素子として、能
動素子だけでなく、第４図にみるように、島状領域４に
受動素子であるコンデンサを形成してもよい。このコン
デンサは、絶縁層３がＢＰ、電体となり、Ｎ層１９と導
電層３が電極である。広い電極面積（素子形成領域）が
あり、容量を大きくできる。導電層がポリシリコンでな
く、例えば、タングステン等であってもよい。導電層を
バクーンニングすることにより底面に複雑な回路を作る
ようにしてもよい。半導体基板の構造も、第１図に示さ
れた構造に限らない。

〔発明の効果〕

以上に述べたように、この発明の半導体材料は、絶縁層
の外側に導電層がある。そのため、島状領域の底面も素
子形成領域となるので、島状領域の大きさを増やさなく
とも素子形成面積が大幅に増加する。

【図面の簡単な説明】

第１図は、この発明にかかる半導体材料の一例のＤＩ基
板をあられす断面図、第２図は、上記ＤＩ基板１のひと
つの島状領域にフォトダイオードＤとＭＯＳ）ランジス
タＴが形成されている半導体装置をあられす断面図、第
３図は、第２図の半導体装置の回路図、第４図は、前記
半導体材料の島状領域に形成されたコンデンサをあられ
す断面図である。 １・・・ＤＩ基板（半導体材料）　２・・・支持体層３
・・・絶縁層　　４・・・島状領域　　５・・・導電Ｍ
（ポリシリコン層） 代理人　弁理士　　松　本　武　彦 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １、支持体層の上に絶縁層を介して設けられた半導体島
   状領域を有し、同領域を使って電子素子が作られるよう
   になっている電子素子製造用の半導体材料において、前
   記絶縁層の外側に導電層が配設されていることを特徴と
   する電子素子製造用の半導体材料。