JPH01227294A - シリアルデータ読み出し装置 - Google Patents
シリアルデータ読み出し装置Info
- Publication number
- JPH01227294A JPH01227294A JP63052395A JP5239588A JPH01227294A JP H01227294 A JPH01227294 A JP H01227294A JP 63052395 A JP63052395 A JP 63052395A JP 5239588 A JP5239588 A JP 5239588A JP H01227294 A JPH01227294 A JP H01227294A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- amplifier
- amplifiers
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、記憶部のデータをシリアルにしから高速に
読み出すことができろシリアルデータ読み出し装置に関
する。
読み出すことができろシリアルデータ読み出し装置に関
する。
〈従来の技術〉
従来、記憶部のデータをシリアルに読み出すシリアルデ
ータ読み出し装置としては第3図に示すようなものがあ
る。このシリアルデータ読み出し装置は一つの増幅器l
を有しており、外部からの出力選択信号に基づいて増幅
器!が保持しているデータO(MA)が出力バノファ3
を介して出力端子4に出力される。そして、その間に増
幅器lは、今まで保持していたデータO(MA)が読み
出された記憶部のアドレスの次のアドレスに記憶された
データ2を、次のようにして読み出して保持する。
ータ読み出し装置としては第3図に示すようなものがあ
る。このシリアルデータ読み出し装置は一つの増幅器l
を有しており、外部からの出力選択信号に基づいて増幅
器!が保持しているデータO(MA)が出力バノファ3
を介して出力端子4に出力される。そして、その間に増
幅器lは、今まで保持していたデータO(MA)が読み
出された記憶部のアドレスの次のアドレスに記憶された
データ2を、次のようにして読み出して保持する。
すなわち、第4図のタイミングチャートに示すように、
シリアル・クロックφ、のたち下がりに同期してアドレ
スがカウントアツプされる。そうすると、増幅器lは上
述のように出力選択信号に基づいて、記憶部のカウント
アツプされたアドレスに格納されているデータ2をシリ
アルに続み出して保持するのである。
シリアル・クロックφ、のたち下がりに同期してアドレ
スがカウントアツプされる。そうすると、増幅器lは上
述のように出力選択信号に基づいて、記憶部のカウント
アツプされたアドレスに格納されているデータ2をシリ
アルに続み出して保持するのである。
〈発明が解決しようとする課題〉
しかしながら、上記従来のシリアルデータ読み出し一装
置は1つの増幅器lのみを有しているので、増幅器lは
、保持しているデータO(MA)h月回出力される間に
、記憶部のデータ2の読み出し動作を1回完了しなけれ
ばならない。そのために、増幅器lの遅延等により読み
出し速度が制限されて、高速読み出しができないという
問題がある。
置は1つの増幅器lのみを有しているので、増幅器lは
、保持しているデータO(MA)h月回出力される間に
、記憶部のデータ2の読み出し動作を1回完了しなけれ
ばならない。そのために、増幅器lの遅延等により読み
出し速度が制限されて、高速読み出しができないという
問題がある。
そこで、この発明の目的は、複数の増幅器を備えて、一
つの増幅器が所定のアドレス値たけ先のアドレスのデー
タを読み出している間に、他の少なくとも一つの増幅器
か保持しているデータを出力すことによって、記憶部の
データをシリアルにしかも高速に読み出すことができる
シリアルデータ読み出し装置を提供することにある。
つの増幅器が所定のアドレス値たけ先のアドレスのデー
タを読み出している間に、他の少なくとも一つの増幅器
か保持しているデータを出力すことによって、記憶部の
データをシリアルにしかも高速に読み出すことができる
シリアルデータ読み出し装置を提供することにある。
く課題を解決するための手段〉
上記目的を達成するため、この発明のシリアルデータ読
み出し装置は、外部からの出力選択信号が選択状態にな
たときに記憶部から読み取ったデータを出力する一方、
上記出力選択信号が非選択状態になったときに現在保持
しているデータが読み出された上記記憶部のアドレスよ
り所定のアドレス値だけ先のアドレスのデータを読み出
す増幅器を一つの出力端子に灯して複数側備えると共に
、上記出力選択信号に基づいて上記複数の増幅器を順次
選択して、一つの増幅器か上記記憶部からデータを読み
出しているときに、他の少なくとも一つの増幅器が保持
しているデータを上記出力端子に出力する出力選択回路
を備えたことを特徴としている。
み出し装置は、外部からの出力選択信号が選択状態にな
たときに記憶部から読み取ったデータを出力する一方、
上記出力選択信号が非選択状態になったときに現在保持
しているデータが読み出された上記記憶部のアドレスよ
り所定のアドレス値だけ先のアドレスのデータを読み出
す増幅器を一つの出力端子に灯して複数側備えると共に
、上記出力選択信号に基づいて上記複数の増幅器を順次
選択して、一つの増幅器か上記記憶部からデータを読み
出しているときに、他の少なくとも一つの増幅器が保持
しているデータを上記出力端子に出力する出力選択回路
を備えたことを特徴としている。
〈作用〉
一つの出力端子に対して複数個備えられている増幅器が
外部からの出力選択信号に基ついて出力選択回路によっ
て順次選択される。その結果、一つの増幅器に対する出
力選択信号か選択状態から非選択状態になると、この非
選択状態になった出力選択信号に対応した増幅器は、現
在保持しているデータが読み出された記憶部のアドレス
より所定のアドレス値だけ先のアドレスのデータを読み
出して保持する。
外部からの出力選択信号に基ついて出力選択回路によっ
て順次選択される。その結果、一つの増幅器に対する出
力選択信号か選択状態から非選択状態になると、この非
選択状態になった出力選択信号に対応した増幅器は、現
在保持しているデータが読み出された記憶部のアドレス
より所定のアドレス値だけ先のアドレスのデータを読み
出して保持する。
その間に、他の少なくとも一つの増幅器にたいする出力
選択信号が選択状態になり、この出力選択信号によって
選択された増幅器に保持されているデータが上記出力選
択回路に出力される。そうすると、上記出力回路は受は
取ったデータを上記出力端子に出力する。
選択信号が選択状態になり、この出力選択信号によって
選択された増幅器に保持されているデータが上記出力選
択回路に出力される。そうすると、上記出力回路は受は
取ったデータを上記出力端子に出力する。
〈実施例〉
以下、この発明を図示の実施例により詳細に説明する。
第1図はこの発明のシリアルデータ読み出し装置の一実
施例を示すブロック図である。
施例を示すブロック図である。
増幅器11,12.13はそれぞれ出力選択回路14に
接続されている。そして、この出力選択回路14によっ
て、外部からの出力選択信号SEL 1に基づいて増幅
器11が選択され、出力選択信号5EL2に基づいて増
幅器12が選択され、出力選択信号SEL 3に基づい
て増幅513が選択されるようになっている。上記各増
幅器11.12.13は外部から入力される各出力選択
信号SEL l 、5EL2 。
接続されている。そして、この出力選択回路14によっ
て、外部からの出力選択信号SEL 1に基づいて増幅
器11が選択され、出力選択信号5EL2に基づいて増
幅器12が選択され、出力選択信号SEL 3に基づい
て増幅513が選択されるようになっている。上記各増
幅器11.12.13は外部から入力される各出力選択
信号SEL l 、5EL2 。
SEL 3に従って、図示しない記憶部のデータ17゜
18.19をシリアルに読み出して保持する。
18.19をシリアルに読み出して保持する。
上記出力選択回路1・1は、増幅器11,12゜13を
出力選択信号SE1. l 、5EL2.5EL3に従
って選択ケることによって、増幅器11.12.13が
記憶部からシリアルに読み出して保持しているデータの
中から一つのデータを選択して出力バッファ15に出力
する。そして、このバッファ15は出力選択回路14か
ら受は取ったデータを出力端子16に出力する。
出力選択信号SE1. l 、5EL2.5EL3に従
って選択ケることによって、増幅器11.12.13が
記憶部からシリアルに読み出して保持しているデータの
中から一つのデータを選択して出力バッファ15に出力
する。そして、このバッファ15は出力選択回路14か
ら受は取ったデータを出力端子16に出力する。
第2図は上記シリアルデータ読み出し装置におけるデー
タ読み出し動作のタイミングヂャートを示す。以下、第
2図に従ってデータ読み出し動作を詳細に説明する。
タ読み出し動作のタイミングヂャートを示す。以下、第
2図に従ってデータ読み出し動作を詳細に説明する。
シリアル・クロックφ1の立ち下がりに同期してアドレ
スがカウントアツプしていく。以下、例えばアドレス値
りぴX”の場合について説明する。
スがカウントアツプしていく。以下、例えばアドレス値
りぴX”の場合について説明する。
このとき、出力選択信号SEL lが選択状@(“II
”)であるため、増幅器IIが保持しているアドレス“
X”のデータ“D(X)”か選択されて、図中Dout
に示すように出力バッファ15を介して出力端子l6に
出力される。一方、出力選択信号SEL:l(選択状態
(“l(”)から非選択状態(“し”)になるため、増
幅器13は保持しているデータを読み出したアドレス(
本実施例の場合はアドレス“X−ビ)より所定のアドレ
ス値たけ先のアドレス(本実施例の場合は3つ先のアド
レス“X+2”)のデーラダD(X+2)”を読み出し
て図中0 (MA 3 )に示すように保持する。すな
わち、増幅′r513は出力選択信号SEL 3の立ち
下がりに同期して記憶部のデータ19をシリアルに読み
出すのである。(後述するように、増幅511.12も
同様に出力選択信号SEL I 、5EL2の立ち下が
りに同期して記憶部のデータ17.18をシリアルに読
み出すことができる。) この間、増幅器12は出力選択信号5EL2が“L”(
非選択状態)であるため、直前のシリアル・クロックφ
1の立ち下がりで涜み出したアドレス“X+1のデータ
“D(X+1)”を保持している。
”)であるため、増幅器IIが保持しているアドレス“
X”のデータ“D(X)”か選択されて、図中Dout
に示すように出力バッファ15を介して出力端子l6に
出力される。一方、出力選択信号SEL:l(選択状態
(“l(”)から非選択状態(“し”)になるため、増
幅器13は保持しているデータを読み出したアドレス(
本実施例の場合はアドレス“X−ビ)より所定のアドレ
ス値たけ先のアドレス(本実施例の場合は3つ先のアド
レス“X+2”)のデーラダD(X+2)”を読み出し
て図中0 (MA 3 )に示すように保持する。すな
わち、増幅′r513は出力選択信号SEL 3の立ち
下がりに同期して記憶部のデータ19をシリアルに読み
出すのである。(後述するように、増幅511.12も
同様に出力選択信号SEL I 、5EL2の立ち下が
りに同期して記憶部のデータ17.18をシリアルに読
み出すことができる。) この間、増幅器12は出力選択信号5EL2が“L”(
非選択状態)であるため、直前のシリアル・クロックφ
1の立ち下がりで涜み出したアドレス“X+1のデータ
“D(X+1)”を保持している。
上記出力選択信号SEL 1 (SEL2.5EL3
)は、シリアル・クロックφ1の立ち下がりから次の立
ち下がりまでの1ザイクルの間“It”となって増幅器
!!(12,13)が保持しているデータを出力させ、
次の2サイクルの間“L”となって増幅器11(12,
13)に次のデータを読み出して保持させるように設定
されている。そして、各出力選択信号SEL l 、5
EL2.5EL3は、順次シリアル・クロックφ1のl
サイクル毎にずれて動作するように設定されている。し
たがって、各増幅器+ 1.12.13はシリアル・ク
ロックφ1の3サイクル毎に1回(2ザイクル間)だけ
記憶部からデータを読み出せばよく、データの読み出し
時間が増幅器が一つだけの場合の3倍となる。
)は、シリアル・クロックφ1の立ち下がりから次の立
ち下がりまでの1ザイクルの間“It”となって増幅器
!!(12,13)が保持しているデータを出力させ、
次の2サイクルの間“L”となって増幅器11(12,
13)に次のデータを読み出して保持させるように設定
されている。そして、各出力選択信号SEL l 、5
EL2.5EL3は、順次シリアル・クロックφ1のl
サイクル毎にずれて動作するように設定されている。し
たがって、各増幅器+ 1.12.13はシリアル・ク
ロックφ1の3サイクル毎に1回(2ザイクル間)だけ
記憶部からデータを読み出せばよく、データの読み出し
時間が増幅器が一つだけの場合の3倍となる。
また、各出力選択信号SEL 1.5EL2.5EL3
は、上述のようにシリアル・クロックφ1の立ち下がり
毎に(アドレスがカウントアツプする毎に)順次ずれて
lサイクルの間“トI”(出力の選択状@)となるよう
に設定されている。さらに、アドレス値が“X”のとき
には、データ“D(X)”を保持している増幅器11に
対する出力選択信号SEL 1を“H”にするように設
定されている。したがって、第2図に示すようにアドレ
ス値が“X”のときには、増幅器11が選択されてアド
レス“X”に格納されているデータ“D(X)”が出力
端子16に出力される。
は、上述のようにシリアル・クロックφ1の立ち下がり
毎に(アドレスがカウントアツプする毎に)順次ずれて
lサイクルの間“トI”(出力の選択状@)となるよう
に設定されている。さらに、アドレス値が“X”のとき
には、データ“D(X)”を保持している増幅器11に
対する出力選択信号SEL 1を“H”にするように設
定されている。したがって、第2図に示すようにアドレ
ス値が“X”のときには、増幅器11が選択されてアド
レス“X”に格納されているデータ“D(X)”が出力
端子16に出力される。
その後、アドレスがカウント・アップする毎に出力端子
16に出力されるデータもカウント・アップされたアド
レスのデータとなる。
16に出力されるデータもカウント・アップされたアド
レスのデータとなる。
このように、各増幅器11.12.13は出力端子16
から3回データが出力される間に1回だけ3つ先のアド
レスのデータ読み出すので、従来と同じ速度でデータを
出力端子に出力する場合には、一つの増幅器のデータ読
み出し時間を従来より長く設定することができる。した
がって、本実施例によれば、一つの増幅器のデータ読み
出し速度を制限以上に短時間にすることなく記憶部のデ
ータをシリアルにしかも高速に読み出すことができる。
から3回データが出力される間に1回だけ3つ先のアド
レスのデータ読み出すので、従来と同じ速度でデータを
出力端子に出力する場合には、一つの増幅器のデータ読
み出し時間を従来より長く設定することができる。した
がって、本実施例によれば、一つの増幅器のデータ読み
出し速度を制限以上に短時間にすることなく記憶部のデ
ータをシリアルにしかも高速に読み出すことができる。
上記実施例においては、一つの出力端子に対して増幅器
を3個設けている。しかし、この発明はこれに限定され
るものではなく、一つの出力端子に対して任きの数の増
幅器を設けてもよい。この場合は、増幅器が読み出すデ
ータのアドレスは増幅器の数だけ先のアドレスにすれば
よい。
を3個設けている。しかし、この発明はこれに限定され
るものではなく、一つの出力端子に対して任きの数の増
幅器を設けてもよい。この場合は、増幅器が読み出すデ
ータのアドレスは増幅器の数だけ先のアドレスにすれば
よい。
また、上記実施例においては、各増幅器11゜12.1
3の動作は、出力選択信号SEL 1.5EL2 。
3の動作は、出力選択信号SEL 1.5EL2 。
SEL 3によって制御するようにしているが、この発
明はこれに限定されるものではない。要は、出力選択回
路14によって選択されていな・い増幅器を動作させろ
ような信号であればよい。
明はこれに限定されるものではない。要は、出力選択回
路14によって選択されていな・い増幅器を動作させろ
ような信号であればよい。
〈発明の効果〉
以上より明らかなように、この発明のシリアルデータ読
み出し装置は、一つの出力端子に対して複数個設けられ
た増幅器と出力選択回路を備えて、上記出力回路は出力
選択信号に基づいて上記複数の増幅器を順次選択して、
一つの増幅器が記憶部からデータを読み出しているとき
に、他の少なくとも一つの増幅器が保持しているデータ
を上記出力端子に出力するようにしたので、従来と同じ
速度でデータを出力端子に出力する場合には一つの増幅
器のデータ読み出し時間を従来より長く設定することが
できる。
み出し装置は、一つの出力端子に対して複数個設けられ
た増幅器と出力選択回路を備えて、上記出力回路は出力
選択信号に基づいて上記複数の増幅器を順次選択して、
一つの増幅器が記憶部からデータを読み出しているとき
に、他の少なくとも一つの増幅器が保持しているデータ
を上記出力端子に出力するようにしたので、従来と同じ
速度でデータを出力端子に出力する場合には一つの増幅
器のデータ読み出し時間を従来より長く設定することが
できる。
したがって、この発明によれば、一つの増幅器のデータ
読み出し速度を制限以上に短時間にすることなく記憶部
のデータをシリアルにしかも高速に読み出すことができ
る。
読み出し速度を制限以上に短時間にすることなく記憶部
のデータをシリアルにしかも高速に読み出すことができ
る。
第1図はこの発明のシリアルデータ読み出し装置の一実
施例を示すブロック図、第2図は上記実施例におけるデ
ータ読み出し動作のタイミングチャート、第3図は従来
のシリアルデータ読み出し装置のブロック図、第4図は
上記従来例におけるデータ読み出し動作のタイミングチ
ャートである。 11.12.13・・・増幅器、 14・・・出力選択回路、 15・・・出力バッファ、
16・・出力端子。
施例を示すブロック図、第2図は上記実施例におけるデ
ータ読み出し動作のタイミングチャート、第3図は従来
のシリアルデータ読み出し装置のブロック図、第4図は
上記従来例におけるデータ読み出し動作のタイミングチ
ャートである。 11.12.13・・・増幅器、 14・・・出力選択回路、 15・・・出力バッファ、
16・・出力端子。
Claims (1)
- (1)外部からの出力選択信号が選択状態になったとき
に記憶部から読み取ったデータを出力する一方、上記出
力選択信号が非選択状態になったときに現在保持してい
るデータが読み出された上記記憶部のアドレスより所定
のアドレス値だけ先のアドレスのデータを読み出す増幅
器を一つの出力端子に対して複数個備えると共に、 上記出力選択信号に基づいて上記複数の増幅器を順次選
択して、一つの増幅器が上記記憶部からデータを読み出
しているときに、他の少なくとも一つの増幅器が保持し
ているデータを上記出力端子に出力する出力選択回路を
備えることを特徴とするシリアルデータ読み出し装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052395A JPH01227294A (ja) | 1988-03-04 | 1988-03-04 | シリアルデータ読み出し装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052395A JPH01227294A (ja) | 1988-03-04 | 1988-03-04 | シリアルデータ読み出し装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01227294A true JPH01227294A (ja) | 1989-09-11 |
Family
ID=12913615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052395A Pending JPH01227294A (ja) | 1988-03-04 | 1988-03-04 | シリアルデータ読み出し装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01227294A (ja) |
-
1988
- 1988-03-04 JP JP63052395A patent/JPH01227294A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0143647A2 (en) | Semiconductor memory device | |
| US4271483A (en) | Delay circuits | |
| US5416746A (en) | Memory circuit for alternately accessing data within a period of address data | |
| KR100282519B1 (ko) | 플래시 메모리의 데이터 리드속도 향상회로 | |
| US5500825A (en) | Parallel data outputting storage circuit | |
| JP2788729B2 (ja) | 制御信号発生回路 | |
| JPS6243888A (ja) | デユアルポ−トメモリ | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JP2667702B2 (ja) | ポインタリセット方式 | |
| JPS62125589A (ja) | 半導体集積回路 | |
| KR0148182B1 (ko) | 쿼드러플뱅크 메모리 제어장치 | |
| JP2507879Y2 (ja) | Ic試験装置 | |
| JP2595707B2 (ja) | メモリ装置 | |
| JPS61187197A (ja) | 読み出し専用メモリ | |
| JP2567982B2 (ja) | バストレース制御方式 | |
| SU1624534A1 (ru) | Буферное запоминающее устройство | |
| JPH045292B2 (ja) | ||
| JPS5710576A (en) | Address selection circuit | |
| JPH0380367B2 (ja) | ||
| JPS61144113A (ja) | デイジタル遅延装置 | |
| JPS6236933A (ja) | フレ−ム位相補正回路 | |
| JPH05217377A (ja) | デュアルポートメモリ | |
| JPS6077514A (ja) | 遅延時間調整回路 | |
| JPS626481A (ja) | 可変長シフトレジスタ | |
| JPS6149237A (ja) | 制御プログラム読出し方式 |