JPS6149237A - 制御プログラム読出し方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の制御プログラムを順次読出して動作す
る制御装置の読出し方式に関し、特に上記複数の制御プ
ログラムが格納された記憶装置の使用効率を向上させる
制御装置の読出し方式に関する。

〔従来技術〕

従来、この種の読出し方式として第４図に示すものがあ
った。同図において、（１）は複数の制御プログラムを
予め記憶し、読出しアドレスａに基づいて制御プログラ
ム情報すを出力する制御プログラム記憶手段、（２）は
制御プログラムの読出しアドレスａを決定するアドレス
決定手段、（３）は制御プログラム情報すを保持する制
御プログラム保持手段であり、イは制御信号である。

次に上記構成に基づ〈従来の読出し方式の動作について
説明する。制御プログラム記憶手段（１）は、アドレス
決定手段（２）で決定される読出すべき制御プログラム
情報すのアドレスを読出しアドレスａとして入力される
。この読出しアドレスａを入力された制御プログラム記
憶手段（１）は、読出レアドレスａに記憶されている制
御プログラム情報すを出力する。制御信号イは制御プロ
グラム情＋ｐ　ｂが出力されたタイミングで与えられ、
この結果制御プログラム情報すは制御プログラム保持手
段（３）に読出される。アドレス決定手段（２）は制御
プログラムのシーケンスに従い、制御信号イか隼えられ
る毎に読出しアドレスａを決定するため、制御プログラ
ム保持手段（３）には、制御プログラムが一連のシーケ
ンスで順次読出されることになる。

〔発明が解決しようとする問題点〕

ところで、近年半導体製造技術の著しい進歩に伴い、制
御プログラム記憶手段（１）の主構成要素である記憶素
子の記憶容量は以前のものの倍以上の大容量となってい
る。そのため従来は制御プログラムのサイズと素子の記
憶容量がほぼ同等であった制御装置でも、最近の記憶素
子を使用すると、素子の記憶容量の半分以上が未使用状
態になって使用効率が悪くなるという欠点が生いた。

本発明は上記のような欠点を除去するためになされたも
ので　異なる制御装置の制御プログラムを同一の記憶素
子に記憶し、それを時分割で読出すことにより、記憶素
子特に大容量の記憶素子の使用効率を向上させることを
目的とする。

〔問題を解決するための手段〕

本発明に係る制御プログラム読出し方式は、複数の制御
プログラムを記憶している唯一の記憶手段と、該記憶手
段に記憶された各制御プログラムに対応して動作する複
数のアドレス決定手段と、該複数のアドレス決定手段の
出力の一つをアドレスとして選択し、対応する制御プロ
ゲラ・ムを読出すアドレス選択手段と、読出された制御
プログラムを保持し、各制御プログラムに対応して動作
する複数の制御プログラム保持手段を有し、前記複数の
制御プログラム保持手段には時分割制御により、対応す
る前記アドレス決定手段で指定される制御プログラムが
順次読出される構成とされる。

〔作用〕

本発明においては、複数の制御プログラムを記憶してい
る唯一の記憶手段に格納される制御プログラムを時分割
により順次読出される構成としたことから、異゛なる制
御装置の各々の制御プログラムを未使用のアドレスに順
次格納し、制御順序に従い順次取出すことができること
となり、記憶素子の使用効率を向上させることができる
。

〔実施例〕

本発明の一実施例を第１図、第２図、第３図に基づいて
説明する。第１図に本発明の一実施例を実施するための
制御プログラム読出し回路ブロック図、第２図に第１図
を動作させるための制御信号のタイミング波形図、第３
図に第１図のフローチャートを示し、上記各図において
本実施例に係る制御プログラム読出し方式は、二つの制
御プログラムを記憶している唯一の記憶手段（１）と、
該記憶手段（１）に記憶された各制御プログラムに対応
して動作する二つのアドレス決定手段（２ａ）　。

（２ｂ）と、ＡＡ二つのアドレス決定手段（２ａ）、（
２ｂ）の出力の一つをアドレスとして選択し、対応する
制御プログラムを読出すアドレス選択手段（３）と、読
出された制御プログラムを保持し、各制御プログラムに
対応して動作する二つの制御プログラム保持手段（４ａ
）　、　（４ｂ）を有し、前記複数の制御プログラム保
持手段（１）には時分割制御により、対応する前記アド
レス決定手段（２ａ）　、　（２ｂ）で指定される制御
プログラムが順次読出される構成とされる。

上記制御プログラム記憶手段（１）は、アドレス選択手
段（３）にて出力される読出しアドレスａに基づいて制
御プログラム情報すを出力する。上記アドレス決定手段
（２ａ）　、　（２ｂ）は制御信号４２口に同期し°て
制御プログラムの読出しアドレスを決定すべく構成さ、
れる。アドレス選択手段（３）は、上記アドレス決定手
段（２ａ）　、（２ｂ）の出力の一方を制御信号へに同
期して選択すべく構成される。なお、制御手段（５）は
、制御プログラム記憶手段（１）に格納された制御プロ
グラム情報に関し決定、選択及び保持の制御を行ない、
この制御を行なう制御信号イ１１ロ、ハ各々該当するア
ドレス決定手段（２ａ）、（２ｂ）　、アドレス選択手
段（３）もしくは制御プログラム保持手段（４ａ）　、
　（４ｂ）に各々送出する。

次に上記構成に基づく本実施例の動作について説明する
。まず、制御手段（５）よりアドレス決定手段（２ａ）
に制御信号イが発せられると、このアトし・ス決定手段
（２ａ）は制御プログラム記憶手段（１）から読出す制
御プログラム情報すのアドレスを決定する。上記制御信
号イのパルスをタイミングとしてアドレス選択手段（３
）は制御信号ハにより、アドレス決定手段（２ａ）で指
定されるアドレスを読出しアドレスａとして出力する。

制御プログラム記憶手段（１）に読出しアドレスａが与
えられると、一定時間後に制御プログラム情報すが出力
される。このタイミングで制御信号口が発さられると、
制御プログラム保持手段（４ａ）はアドレス決定手段（
２ａ）の出力に対応したアドレスの制御プログラム情＋
ｐ　ｂを保持する。これと同時に、アドレス決定手段（
２ｂ）は制御プログラム記憶手段（１）から読出す制御
プログラム情報すのアドレスを決定する。このタイミン
グからアドレス選択手段（３）は制御信号ハにより、今
度はアドレス決定手段（２ｂ）で指定されるアドレスを
読出しアドレスａとして出力する。この結果、制御プロ
グラム情報すが出力され、このタイミングで制御信号イ
が発せられると、制御プログラム保持手段（４ｈ）はア
ドレス決定手段（２ｂ）の出力に対応したアドレスの制
御プログラム情報すを保持する。以上一連の動作が繰返
し行われることにより、制御プログラム保持手段（４ａ
）、（４ｂ）にはそれぞれアドレス決定手段（２ａ）　
、　（２ｂ）に対応する制御プログラム情報すが読出さ
れることになる。

なお上記実施例では２組の制御プログラムを時分割によ
り読出しているが、３組以上の制御プログラムの時分割
による読出しが同様な考え方で可能であることはいうま
でもない。

［発明の効果］ 以上のように、本発明によれば唯一の制御プログラム記
憶手段に複数の制御プログラムを記憶し時分割により順
次読出す構成を採ったことから、記憶素子の使用効率が
向上することになる。これにより複数の制御装置でも制
御プログラム記憶手段が１つ−だけで済むので、制御装
置全体の価格が安くなる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を実施するための制御プログ
ラム読出し回路ブロック図、第２図は第１図を動作する
ための制御信号のタイミング波形図、第３図は第１図の
フローチャート、第４図は従来の読出し方式を実施する
ための制御プログラム読出し回路ブロック図を示す。 −に記各図において、（１）は制御プログラム制御手段
、（２）　、　（２ａ）　、　（２ｂ）はアドレス決定
手段、（３）はアドレス選択手段、（４ａ）　、　（４
ｂ）は制御プログラム保持手段、（５）は制御手段であ
る。

Claims (1)

【特許請求の範囲】
1. 複数の制御プログラムを記憶している唯一の記憶手段と
   、該記憶手段に記憶された各制御プログラムに対応して
   動作する複数のアドレス決定手段と、該複数のアドレス
   決定手段の出力の一つをアドレスとして選択し、対応す
   る制御プログラムを読出すアドレス選択手段と、読出さ
   れた制御プログラムを保持し、各制御プログラムに対応
   して動作する複数の制御プログラム保持手段を有し、前
   記複数の制御プログラム保持手段には時分割制御により
   、対応する前記アドレス決定手段で指定される制御プロ
   グラムが順次読出されることを特徴とする制御プログラ
   ム読出し方式。