JPH01228169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01228169A JPH01228169A JP5525188A JP5525188A JPH01228169A JP H01228169 A JPH01228169 A JP H01228169A JP 5525188 A JP5525188 A JP 5525188A JP 5525188 A JP5525188 A JP 5525188A JP H01228169 A JPH01228169 A JP H01228169A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- contact
- metal
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特にコンタクトホールを有する
配線構造に関するものである。
配線構造に関するものである。
第２図は従来の半導体装置の製造工程を示す断面図であ
り、第２図四に示すようにシリコン（Ｓｉ）基板（１）
の主面上に熱酸化法、ＣＶＤ法、スパッタ法などにより
形成したシリコン酸化膜などの絶縁層（２）を形成した
後、第２図（至）に示すように写真製版およびエツチン
グ法により絶縁層（２）に選択的にコンタクトホール（
３）を形成する。この時、コンタクトホール（３）内の
シリコン基板（１）の表面に自然酸化膜（７）を生ずる
。続いてイオン注入法、熱拡散法などを用いてコンタク
トホール（３）内の自然酸化膜（７）を介しシリコン基
板（１）の表面付近に不純物層（５）を形成する。次に
第２図（ｑに示すようにコンタクトホール（３）内で上
記シリコン基板（１）の表面付近の不純物Ｍ（５）と接
し、コンタクトホール（３）および上記絶縁層（２）上
に、ＣＶＤ法によって多結晶シリコン層（６）を形成し
、写真製版およびエツチング法などによりバターニング
する。不純物層（５）の不純物として従来使われてきた
深い拡散層を形成するリンを用いる場合、多結晶シリコ
ン膜（６）と不純物層（５）とは、コンタクトホール（
３）内で自然酸化膜（７）を介して電気的に接続される
。この場合、自然酸化膜（７）は抵抗体として作用する
ことになる。
り、第２図四に示すようにシリコン（Ｓｉ）基板（１）
の主面上に熱酸化法、ＣＶＤ法、スパッタ法などにより
形成したシリコン酸化膜などの絶縁層（２）を形成した
後、第２図（至）に示すように写真製版およびエツチン
グ法により絶縁層（２）に選択的にコンタクトホール（
３）を形成する。この時、コンタクトホール（３）内の
シリコン基板（１）の表面に自然酸化膜（７）を生ずる
。続いてイオン注入法、熱拡散法などを用いてコンタク
トホール（３）内の自然酸化膜（７）を介しシリコン基
板（１）の表面付近に不純物層（５）を形成する。次に
第２図（ｑに示すようにコンタクトホール（３）内で上
記シリコン基板（１）の表面付近の不純物Ｍ（５）と接
し、コンタクトホール（３）および上記絶縁層（２）上
に、ＣＶＤ法によって多結晶シリコン層（６）を形成し
、写真製版およびエツチング法などによりバターニング
する。不純物層（５）の不純物として従来使われてきた
深い拡散層を形成するリンを用いる場合、多結晶シリコ
ン膜（６）と不純物層（５）とは、コンタクトホール（
３）内で自然酸化膜（７）を介して電気的に接続される
。この場合、自然酸化膜（７）は抵抗体として作用する
ことになる。
上記のような従来の半導体装置では、第２図（ハ）に示
すようにシリコン基板（１）がコンタクトホール（３）
を通じて空気に接触することにより自然酸化膜（７）が
形成される。この自然酸化膜（７）は、第２図（ｑに示
すように多結晶シリコン層（６）の形成後も存在し、コ
ンタクトホール（３）内で多結晶シリコン層（６）が不
純物層（５）に接する面で抵抗体として作用し、抵抗値
が大きくかつ量産した場合の各装置間の抵抗値のばらつ
きも大きい。
すようにシリコン基板（１）がコンタクトホール（３）
を通じて空気に接触することにより自然酸化膜（７）が
形成される。この自然酸化膜（７）は、第２図（ｑに示
すように多結晶シリコン層（６）の形成後も存在し、コ
ンタクトホール（３）内で多結晶シリコン層（６）が不
純物層（５）に接する面で抵抗体として作用し、抵抗値
が大きくかつ量産した場合の各装置間の抵抗値のばらつ
きも大きい。
特に、大口径ウェーハをＣＶＤ炉に挿入するような場合
には空気中の酸素が多く入りまた窒素ガスとの置換が充
分でなく自然酸化膜（７）が厚くなる傾向がある。また
工程時間を短かくするため高温でＣＶＤ炉へ挿入するよ
うな場合にも自然酸化膜（７）が厚くなる傾向がある。
には空気中の酸素が多く入りまた窒素ガスとの置換が充
分でなく自然酸化膜（７）が厚くなる傾向がある。また
工程時間を短かくするため高温でＣＶＤ炉へ挿入するよ
うな場合にも自然酸化膜（７）が厚くなる傾向がある。
また、不純物層（５）の不純物として浅い拡散層を形成
するヒ素を用いる時には自然酸化膜（７）の抵抗値が特
に高くなる。さらに、半導体装置が高密度化されコンタ
クトホール（３）の寸法が小さくなる程自然酸化膜（７
）がコンタクトホール（３）内で不純物層（５）に接す
る面の全面を覆うようになり電気的に絶縁することにな
る。
するヒ素を用いる時には自然酸化膜（７）の抵抗値が特
に高くなる。さらに、半導体装置が高密度化されコンタ
クトホール（３）の寸法が小さくなる程自然酸化膜（７
）がコンタクトホール（３）内で不純物層（５）に接す
る面の全面を覆うようになり電気的に絶縁することにな
る。
この発明は、かかる問題点を解決するためになされたも
ので、優れた電気接合を有する半導体装置を得ることを
目的とする。
ので、優れた電気接合を有する半導体装置を得ることを
目的とする。
この発明に係る半導体装置は、コンタクトホール内で、
シリコン基板と接して金属層または硅化金属層を形成す
るとともに、この金属層または硅化金属層に接する多結
晶シリコン層をコンタクトホールおよび絶縁層上に配設
することにより、絶縁物である自然酸化膜を破壊し、優
れた電気接合を有するようにしたものである。
シリコン基板と接して金属層または硅化金属層を形成す
るとともに、この金属層または硅化金属層に接する多結
晶シリコン層をコンタクトホールおよび絶縁層上に配設
することにより、絶縁物である自然酸化膜を破壊し、優
れた電気接合を有するようにしたものである。
この発明においては、コンタクトホール内に、シリコン
基板に接する金属層をＣＶＤ法などにより形成し、その
原材料ガスまたは反応生成物により自然酸化膜を還元す
るかまたは熱処理により金属層と自然酸化膜または近傍
のシリコンとの反応を生じさせることにより自然酸化膜
を破壊することができる。
基板に接する金属層をＣＶＤ法などにより形成し、その
原材料ガスまたは反応生成物により自然酸化膜を還元す
るかまたは熱処理により金属層と自然酸化膜または近傍
のシリコンとの反応を生じさせることにより自然酸化膜
を破壊することができる。
以下、この発明の一実施例を図について説明する。
第１図は上記実施例による半導体装置の製造工程を示す
図であり、第１図へは従来の半導体装置の第２図（ハ）
と同一状態である。第１図（ハ）に示すように写真製版
およびエツチング法により選択的にパターニングし、コ
ンタクトホール（３）を形成し、続いて熱拡散法、イオ
ン注入法などによりシリコン基板（１）の表面付近に不
純物層（５）を形成して後、金属ハロゲン化物を原材料
ガスとして含むＣＶＤ法により選択的に例えばタングス
テン（Ｗ）などの金属層または硅化金属層（４）をコン
タクトホール内のシリコン基板（１）と接する面に薄く
成長させる。次に第１図（ｑに示すようにＣＶＤ法によ
り多結晶シリコン７ｍ（６）を形成し、写真製版および
エツチング法などによりパターニングする。
図であり、第１図へは従来の半導体装置の第２図（ハ）
と同一状態である。第１図（ハ）に示すように写真製版
およびエツチング法により選択的にパターニングし、コ
ンタクトホール（３）を形成し、続いて熱拡散法、イオ
ン注入法などによりシリコン基板（１）の表面付近に不
純物層（５）を形成して後、金属ハロゲン化物を原材料
ガスとして含むＣＶＤ法により選択的に例えばタングス
テン（Ｗ）などの金属層または硅化金属層（４）をコン
タクトホール内のシリコン基板（１）と接する面に薄く
成長させる。次に第１図（ｑに示すようにＣＶＤ法によ
り多結晶シリコン７ｍ（６）を形成し、写真製版および
エツチング法などによりパターニングする。
上記のように構成された半導体装置においては、ＣＶＤ
法などにより、例えば ＷＦ６＋（Ｓｌ−＋Ｗ＋すＳｉＦ４↑ または ＷＦ６＋３Ｈ，→Ｗ＋６ＨＦ の反応で金属層を形成する。ＳｉがＷと反応してＷと置
き換わると体積が約半分になり、自然酸化膜をずたずた
に破壊する。また反応生成物のＨＦとの反応により自然
酸化膜を除去する。さらに熱処理によりＷは６５０°Ｃ
でＳｉと反応してＷＳｉ、となる。
法などにより、例えば ＷＦ６＋（Ｓｌ−＋Ｗ＋すＳｉＦ４↑ または ＷＦ６＋３Ｈ，→Ｗ＋６ＨＦ の反応で金属層を形成する。ＳｉがＷと反応してＷと置
き換わると体積が約半分になり、自然酸化膜をずたずた
に破壊する。また反応生成物のＨＦとの反応により自然
酸化膜を除去する。さらに熱処理によりＷは６５０°Ｃ
でＳｉと反応してＷＳｉ、となる。
このように金属層と自然酸化膜または近傍のシリコンと
の反応を生じさせることにより自然酸化膜を破壊し、優
れた電気接合を有するようになる。
の反応を生じさせることにより自然酸化膜を破壊し、優
れた電気接合を有するようになる。
なお、第１図の）において金属層または硅化金属層（４
）形成後イオン注入により不純物層（５）を形成しても
よくまた金属層形成後熱処理を施し硅化してもよい。
）形成後イオン注入により不純物層（５）を形成しても
よくまた金属層形成後熱処理を施し硅化してもよい。
あるいは、第１図（Ｑにおいて多結晶シリコン層（６）
を形成後熱処理により金属ｊ−を硅化してもよい。
を形成後熱処理により金属ｊ−を硅化してもよい。
また、本発明はシリコン基板と多結晶シリコン層のみな
らず多結晶シリコン基板と多結晶シリコン層のコンタク
トに対しても適用でき、また多結晶シリコンがアモルフ
ァスシリコンであってもよい。
らず多結晶シリコン基板と多結晶シリコン層のコンタク
トに対しても適用でき、また多結晶シリコンがアモルフ
ァスシリコンであってもよい。
この発明は以上説明したとおり、シリコン基板または多
結晶シリコン基板上に接して金属層または硅化金属層を
介し多結晶シリコン層を備えたことにより自然酸化膜に
よる絶縁を容易に破壊でき、信頼性の高い半導体装置が
得られる。
結晶シリコン基板上に接して金属層または硅化金属層を
介し多結晶シリコン層を備えたことにより自然酸化膜に
よる絶縁を容易に破壊でき、信頼性の高い半導体装置が
得られる。
第１図はこの発明の一実施例による半導体装置の製造工
程を示す断面図、第２図は従来の半導体装置の製造工程
を示す断面図である。 図において、（１）はシリコン基板または多結晶シリコ
ン基板、（２）は絶縁層、（３）はコンタクトホール、
（４）は金属ｌ−または硅化金属層、（５）は不純物層
、（６）は多結晶シリコン層、（７）は自然酸化膜であ
る。 なお、各図中、同一符号は同一、または相当部分を示す
。 代理人 弁理士 大 岩 増 雄 第１図
程を示す断面図、第２図は従来の半導体装置の製造工程
を示す断面図である。 図において、（１）はシリコン基板または多結晶シリコ
ン基板、（２）は絶縁層、（３）はコンタクトホール、
（４）は金属ｌ−または硅化金属層、（５）は不純物層
、（６）は多結晶シリコン層、（７）は自然酸化膜であ
る。 なお、各図中、同一符号は同一、または相当部分を示す
。 代理人 弁理士 大 岩 増 雄 第１図
Claims (1)
- シリコン基板または多結晶シリコン基板、この基板上
に設けられ、上記基板にまで達するコンタクトホールを
有する絶縁層、上記コンタクトホール内で上記基板と接
して設けられた金属層または硅化金属層、およびこの金
属層または硅化金属層に接し、上記コンタクトホールお
よび上記絶縁層上に設けられた多結晶シリコン層を備え
た半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5525188A JPH01228169A (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5525188A JPH01228169A (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01228169A true JPH01228169A (ja) | 1989-09-12 |
Family
ID=12993377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5525188A Pending JPH01228169A (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01228169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194928A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0897159A (ja) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | エピタキシャル成長方法および成長装置 |
| JP2755369B2 (ja) * | 1992-02-25 | 1998-05-20 | エージー．アソシェーツ、インコーポレイテッド | 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング |
-
1988
- 1988-03-08 JP JP5525188A patent/JPH01228169A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194928A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2755369B2 (ja) * | 1992-02-25 | 1998-05-20 | エージー．アソシェーツ、インコーポレイテッド | 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング |
| JPH0897159A (ja) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | エピタキシャル成長方法および成長装置 |
| US5769942A (en) * | 1994-09-29 | 1998-06-23 | Semiconductor Process Laboratory Co. | Method for epitaxial growth |
| US6110290A (en) * | 1994-09-29 | 2000-08-29 | Semiconductor Process Laboratory Co. | Method for epitaxial growth and apparatus for epitaxial growth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658824B2 (ja) | 半導体装置の製造方法 | |
| EP0463458A1 (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| JP2988413B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01228169A (ja) | 半導体装置 | |
| JP3476184B2 (ja) | トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPH0212010B2 (ja) | ||
| JP3996510B2 (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH09330930A (ja) | 半導体装置の製造方法 | |
| JPH01199462A (ja) | 半導体装置 | |
| JPH02142161A (ja) | 半導体装置 | |
| JPH02110933A (ja) | 配線構造とその形成方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH02280378A (ja) | 半導体装置及びその製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JP2002343739A (ja) | 半導体装置とその製造方法 | |
| JPH0567066B2 (ja) | ||
| JPH08316317A (ja) | 半導体装置およびその製造方法 | |
| JPH07115197A (ja) | 半導体装置の製造方法 | |
| JPH01218044A (ja) | 配線の形成方法 | |
| JPH11176611A (ja) | サーミスタ |