JPH01228175A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH01228175A JPH01228175A JP63055800A JP5580088A JPH01228175A JP H01228175 A JPH01228175 A JP H01228175A JP 63055800 A JP63055800 A JP 63055800A JP 5580088 A JP5580088 A JP 5580088A JP H01228175 A JPH01228175 A JP H01228175A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- polyimide film
- source
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
液晶表示装置の駆動等に用いる薄膜トランジスタマトリ
クスに関し、 ポリイミドの堆積応力によるゲート絶縁膜のクラック発
生を防止することを目的とし、動作半導体層の一主面上
に導電材料からなるソース及びドレイン電極を有し、前
記動作半導体層の他の主面にゲート絶縁膜を介してゲー
ト電極が形成された薄膜トランジスタが、透光性の絶縁
性基板上にマトリクス状に複数個配設されてなり、前記
ソース及びドレイン電橋表面を含む前記動作半導体層の
一主面上を被覆するポリイミド膜を具備するとともに、
前記ソース及びドレイン電極の前記ポリイミド膜と接す
る界面が、Ｔｉ、Ｖ、Ｃｒ。
クスに関し、 ポリイミドの堆積応力によるゲート絶縁膜のクラック発
生を防止することを目的とし、動作半導体層の一主面上
に導電材料からなるソース及びドレイン電極を有し、前
記動作半導体層の他の主面にゲート絶縁膜を介してゲー
ト電極が形成された薄膜トランジスタが、透光性の絶縁
性基板上にマトリクス状に複数個配設されてなり、前記
ソース及びドレイン電橋表面を含む前記動作半導体層の
一主面上を被覆するポリイミド膜を具備するとともに、
前記ソース及びドレイン電極の前記ポリイミド膜と接す
る界面が、Ｔｉ、Ｖ、Ｃｒ。
Ｍｏ、Ｔａ、Ｗのうらから選ばれた一つの金属３１から
なる構成とした。
なる構成とした。
本発明は液晶表示装置の駆動等に用いる薄膜トランジス
タマトリクスに関する。
タマトリクスに関する。
ガラス基板のような透光性絶縁基板上に、マトリクス状
に多数の液晶セルを配設し、この液晶セルを駆動するた
めに各液晶セルごとに薄膜トランジスタを配置した液晶
表示装置は、パソコンやワープロの表示装置として多用
される趨勢にある。
に多数の液晶セルを配設し、この液晶セルを駆動するた
めに各液晶セルごとに薄膜トランジスタを配置した液晶
表示装置は、パソコンやワープロの表示装置として多用
される趨勢にある。
上記マトリクス状に配置された多数の薄膜トランジスタ
（ＴＰＴ）上には、何らかの保護膜を被覆してＴＰＴの
保護を行なっている。この保護膜としては、絶縁性が良
く、膜形成が容易で、ピンホールが少なく、且つ、作成
時にプラズマや電子ビーム等の荷電粒子を用いる必要が
なく、従ってＴＰＴに静電的ダメージを与えないという
理由から、スピンコード法によって膜形成が可能なポリ
イミド絶縁膜がかねてより用いられてきた。
（ＴＰＴ）上には、何らかの保護膜を被覆してＴＰＴの
保護を行なっている。この保護膜としては、絶縁性が良
く、膜形成が容易で、ピンホールが少なく、且つ、作成
時にプラズマや電子ビーム等の荷電粒子を用いる必要が
なく、従ってＴＰＴに静電的ダメージを与えないという
理由から、スピンコード法によって膜形成が可能なポリ
イミド絶縁膜がかねてより用いられてきた。
しかしながら、ポリイミドは焼成時に２０％程度の体積
減少があり、この時に発生する収縮ストレスにより、保
護すべきＴＰＴの絶縁膜を機械的に破壊してしまうとい
う問題があった。
減少があり、この時に発生する収縮ストレスにより、保
護すべきＴＰＴの絶縁膜を機械的に破壊してしまうとい
う問題があった。
即ち従来のＴＰＴの断面構造は第４図の断面図に示す如
く、ガラス基板のような絶縁性基板１上にチタン（Ｔｉ
）等の導電材料からなるゲート電極２．これの−Ｆ層に
窒化シリコン（ＳｉＮ）等からなるゲート絶縁膜３．動
作半導体層としてのアモルファスシリコン（ａ−３ｉ）
層４．コンタクト層としてのｎ′″ａ−３ｉ層５が積層
され、更にそのＨにソース・ドレイン電極としてのアル
ミニウム（／ｌ）膜６”が形成され、その上をポリイミ
ド膜８で保護している。なお、７は二酸化シリコン（Ｓ
ｉＯ□）膜のような絶縁膜、９及び１０はそれぞれクロ
ム（Ｃｒ）膜、ＡｆｌｌＱで、遮光膜を構成する。
く、ガラス基板のような絶縁性基板１上にチタン（Ｔｉ
）等の導電材料からなるゲート電極２．これの−Ｆ層に
窒化シリコン（ＳｉＮ）等からなるゲート絶縁膜３．動
作半導体層としてのアモルファスシリコン（ａ−３ｉ）
層４．コンタクト層としてのｎ′″ａ−３ｉ層５が積層
され、更にそのＨにソース・ドレイン電極としてのアル
ミニウム（／ｌ）膜６”が形成され、その上をポリイミ
ド膜８で保護している。なお、７は二酸化シリコン（Ｓ
ｉＯ□）膜のような絶縁膜、９及び１０はそれぞれクロ
ム（Ｃｒ）膜、ＡｆｌｌＱで、遮光膜を構成する。
ＴＰＴを上記構造とした場合、ポリイミド膜８の収縮ス
トレスによって、下層のゲート絶縁膜３等にクランク１
１が発生し、これが原因でゲート電極２とドレイン、ソ
ース電極のＡｊ２膜６゛間の短絡が発生する。
トレスによって、下層のゲート絶縁膜３等にクランク１
１が発生し、これが原因でゲート電極２とドレイン、ソ
ース電極のＡｊ２膜６゛間の短絡が発生する。
そこで本発明は、ポリイミドの堆積応力による下層のゲ
ート絶縁膜のクランク発生を防止することを目的とする
。
ート絶縁膜のクランク発生を防止することを目的とする
。
本発明は第１図に示す如く、逆スタガード型のＴＰＴに
おいて、ソース、ドレイン電極６のポリイミド膜８と接
する界面材料をＴｉ、Ｖ、Ｃｒ。
おいて、ソース、ドレイン電極６のポリイミド膜８と接
する界面材料をＴｉ、Ｖ、Ｃｒ。
Ｍｏ、Ｔａ、Ｗ（以下Ｔｉ等のメタルと略記する〕のう
ちから選ばれた一つを用いて形成したものである。
ちから選ばれた一つを用いて形成したものである。
上記ポリイミドの堆積応力は、ポリイミドの焼成温度の
上昇とともに増大することが知られている。しかし、そ
の下地に対する依存性は良く調べられていなかった。本
発明者らは上記堆積応力の下地依存性を、Ｓｉウェーハ
のそり量の変化から調査した結果、応力は下地により大
きく変化することを見出した。
上昇とともに増大することが知られている。しかし、そ
の下地に対する依存性は良く調べられていなかった。本
発明者らは上記堆積応力の下地依存性を、Ｓｉウェーハ
のそり量の変化から調査した結果、応力は下地により大
きく変化することを見出した。
第２図はその一例として、デュポン社製ポリイミド（Ｐ
Ｉ−２５５５）を用いた場合の、ポリイミドの焼成温度
に対するポリイミド膜の堆積応力との関係を示す図であ
る。同図よりポリイミド膜の下地がＡ２とＴｉの場合で
は、焼成温度が凡そ２５０°Ｃ〜３００°Ｃの範囲では
、そのストレス値が２倍以上も違いがあることが判る。
Ｉ−２５５５）を用いた場合の、ポリイミドの焼成温度
に対するポリイミド膜の堆積応力との関係を示す図であ
る。同図よりポリイミド膜の下地がＡ２とＴｉの場合で
は、焼成温度が凡そ２５０°Ｃ〜３００°Ｃの範囲では
、そのストレス値が２倍以上も違いがあることが判る。
かかる傾向はＴｉのみでなく、Ｍｏ、Ｗ、Ｔａ等でも認
められ、そのストレス値はＴｉとほぼ同様であることが
判った。
められ、そのストレス値はＴｉとほぼ同様であることが
判った。
本発明はこのようにストレス値の小さい金属をドレイン
電極に用いることにより、ＴＰＴの受けるポリイミドの
ストレスを少なくするもので、上述のＴｉ等のメタルを
使用し得る。これによりＴＰＴのダメージを少な（する
ことができた。
電極に用いることにより、ＴＰＴの受けるポリイミドの
ストレスを少なくするもので、上述のＴｉ等のメタルを
使用し得る。これによりＴＰＴのダメージを少な（する
ことができた。
以下本発明の一実施例を第１図〜第３図を用いて説明す
る。
る。
ト記木発明の一実施例が、前述の第４図に示す従来のＴ
ＰＴと異なるのは、ポリイミド膜と接するソース、ドレ
イン電極６をＴｉ膜で構成した点である。このようにし
たことにより、従来ゲートとドレイン間に生じていた短
絡欠陥を全くなくすことができた。
ＰＴと異なるのは、ポリイミド膜と接するソース、ドレ
イン電極６をＴｉ膜で構成した点である。このようにし
たことにより、従来ゲートとドレイン間に生じていた短
絡欠陥を全くなくすことができた。
１はガラス基板のような透光性を有する絶縁性基板、２
は厚さ約８０ｎｍのＴｉ膜からなるゲート電極、３は厚
さ約３００ ｎｍのＳｉＮ膜からなるゲート絶縁膜、４
は動作半導体層としての厚さ約１１００ｎのａ−ＳｉＭ
である。
は厚さ約８０ｎｍのＴｉ膜からなるゲート電極、３は厚
さ約３００ ｎｍのＳｉＮ膜からなるゲート絶縁膜、４
は動作半導体層としての厚さ約１１００ｎのａ−ＳｉＭ
である。
ト記ＳｉＮ膜３は、５ｉＨａとＮＨ，の混合雰囲気を用
いたプラズマ化学気相成長（Ｐ−ＣＶＤ）法により、基
板温度約３００°Ｃで形成したものである。５はコンタ
クト層で、ＰＨ，を凡そ０． ５％ドープした５ｉＨａ
を用いたＰ−ＣＶＤ法により形成した厚さ約３０ｎｍの
ｎ″ａ−３ｉＪｉ、７はＳｉＨ，とＮｚＯの混合雰囲気
を用いたＰ−ＣＶＤ法により形成した厚さ約１４０ｎｍ
のＳｔｏｗ膜である。
いたプラズマ化学気相成長（Ｐ−ＣＶＤ）法により、基
板温度約３００°Ｃで形成したものである。５はコンタ
クト層で、ＰＨ，を凡そ０． ５％ドープした５ｉＨａ
を用いたＰ−ＣＶＤ法により形成した厚さ約３０ｎｍの
ｎ″ａ−３ｉＪｉ、７はＳｉＨ，とＮｚＯの混合雰囲気
を用いたＰ−ＣＶＤ法により形成した厚さ約１４０ｎｍ
のＳｔｏｗ膜である。
従来はト記ｎ″ａ−３ｉ層５の上層にＡｆ膜からなるソ
ース及びドレイン電極を形成していたが、本実施例では
約１１００ｎの厚さに形成したＴｉ膜でソース及びドレ
イン電極６を構成する。
ース及びドレイン電極を形成していたが、本実施例では
約１１００ｎの厚さに形成したＴｉ膜でソース及びドレ
イン電極６を構成する。
８は厚さ約１μｍのポリイミド（例えばデュポン社製Ｐ
Ｉ−２５５５）膜であり、その焼成温度は凡そ３００°
Ｃである。この保護膜としてのポリイミド膜８は、従来
と変わるところはない。
Ｉ−２５５５）膜であり、その焼成温度は凡そ３００°
Ｃである。この保護膜としてのポリイミド膜８は、従来
と変わるところはない。
７．９．１０は動作半導体層のゲート電極２直上部に形
成されるチャネル部への光が入射するのを防止するため
の遮光膜を構成し、７はＳ ｉ Ｏ２膜、９は約約８０
ｎｍの厚さのＣｒ膜、１０は厚さ約１μｍのＡｌ膜であ
る。
成されるチャネル部への光が入射するのを防止するため
の遮光膜を構成し、７はＳ ｉ Ｏ２膜、９は約約８０
ｎｍの厚さのＣｒ膜、１０は厚さ約１μｍのＡｌ膜であ
る。
以上の如く本実施例は、ポリイミド膜８と接するソース
、ドレイン電極６を、従来のへ１膜に変えてＴｉ膜を用
いて形成した。
、ドレイン電極６を、従来のへ１膜に変えてＴｉ膜を用
いて形成した。
第３図（ａ）、 （ｂ）に本発明の効果を従来例と比較
して示した。評価したマトリクスは１２０Ｘ９６０ドツ
トのマトリクスであって、（ａ）はソース、ドレイン電
極を１４２膜６°で構成した従来構造、（ｂ）はＴｉ膜
を用いた上記一実施例である。
して示した。評価したマトリクスは１２０Ｘ９６０ドツ
トのマトリクスであって、（ａ）はソース、ドレイン電
極を１４２膜６°で構成した従来構造、（ｂ）はＴｉ膜
を用いた上記一実施例である。
同図から明らかな如（、ＡＥ膜６゛を用いた従来構造で
は、耐圧不良は低い値から高い値迄広い分布を示すのに
対し、本実施例では正規の値の近辺に集中している。従
って本実施例ではＴＰＴの耐圧不良が少なく、製造歩留
が大幅に向上する。
は、耐圧不良は低い値から高い値迄広い分布を示すのに
対し、本実施例では正規の値の近辺に集中している。従
って本実施例ではＴＰＴの耐圧不良が少なく、製造歩留
が大幅に向上する。
このように本実施例で耐圧の低いものが発生しないのは
、前述の第２図に見られるように、ポリイミド膜８と接
するメタル層がＴｉ膜の場合には、Ａｌ膜の場合に比較
してポリイミド膜８の堆積応力が著しく小さくなり、下
層の動作半導体層４やゲート絶縁膜３に及ぼす収縮スト
レスが弱くなり、これら下層膜にクランクが発生しなく
なるためである。
、前述の第２図に見られるように、ポリイミド膜８と接
するメタル層がＴｉ膜の場合には、Ａｌ膜の場合に比較
してポリイミド膜８の堆積応力が著しく小さくなり、下
層の動作半導体層４やゲート絶縁膜３に及ぼす収縮スト
レスが弱くなり、これら下層膜にクランクが発生しなく
なるためである。
かかる効果はポリイミド膜に対する親和性が、ＡｌとＴ
ｉ等との間で異なることによって生じるものと解される
。
ｉ等との間で異なることによって生じるものと解される
。
第１に熱膨張係数がＡｆはＴｉ等のメタルに比較して１
かにポリイミドに近い。またポリイミドに対する結合力
もＴｉ等のメタルに比較して非常に強い、因みにＡｆと
ポリイミドとを馴染ませるのにカップリング剤を必要と
しない程である。
かにポリイミドに近い。またポリイミドに対する結合力
もＴｉ等のメタルに比較して非常に強い、因みにＡｆと
ポリイミドとを馴染ませるのにカップリング剤を必要と
しない程である。
これらが原因となってＡｆはポリイミドと極めて強固に
結合するため、Ａｆｆｉ膜がポリイミド膜と接している
と、ポリイミドの堆積応力が大きく下層膜を破断させる
のに対し、ポリイミド膜と接するメタル層がＴｉ等のメ
タルであれば、Ｔｉ等のメタルとポリイミド膜との結合
力が小さいため、ポリイミド膜の堆積応力が小さくなっ
て、下層膜の破断を招かずに済むものと考えられる。
結合するため、Ａｆｆｉ膜がポリイミド膜と接している
と、ポリイミドの堆積応力が大きく下層膜を破断させる
のに対し、ポリイミド膜と接するメタル層がＴｉ等のメ
タルであれば、Ｔｉ等のメタルとポリイミド膜との結合
力が小さいため、ポリイミド膜の堆積応力が小さくなっ
て、下層膜の破断を招かずに済むものと考えられる。
上記一実施例では、ソース、ドレイン電極６をＴｉ膜の
みの一層構造とした例を示したが、これに変えてソース
、ドレイン電極６をＴ ｉ ／ Ａ １． ／Ｔｉのよ
うな多層構造とすることもできる。要はソース及びドレ
イン電極６のポリイミド膜８と接する界面を、Ｔｉ等の
メタルのうちから選ばれた一つのメタル薄膜とすること
であって、これらメタルの単層構造でも、他のメタル層
との積層構造であっても良い。
みの一層構造とした例を示したが、これに変えてソース
、ドレイン電極６をＴ ｉ ／ Ａ １． ／Ｔｉのよ
うな多層構造とすることもできる。要はソース及びドレ
イン電極６のポリイミド膜８と接する界面を、Ｔｉ等の
メタルのうちから選ばれた一つのメタル薄膜とすること
であって、これらメタルの単層構造でも、他のメタル層
との積層構造であっても良い。
以ヒ説明した如く本発明によれば、ポリイミドの堆積応
力が軽減でき、耐圧の向−ヒを図ることができる。
力が軽減でき、耐圧の向−ヒを図ることができる。
第１図は本発明一実施例の構成説明図、第２図はポリイ
ミドの堆積応力の焼成温度に対する依存性を示す図、 第３図（ａ）、ら）は上記一実施例の耐圧分布を従来と
比較して示す図、 第４図は従来のＴＰＴの構造を示す要部断面図である。 図において、２はゲート電極、３はゲート絶縁膜（Ｓｉ
Ｎ膜）、４は動作半導体層（ａ−３ｉ層）、５はコンタ
クト層（ｎ”ａ−３ｉ層）、６はソース及びドレイン電
極（Ｔｉ膜）、８はポリイミド膜を示す。 ／！況伯ｊ４．−ｒ絶例の月１へ辞口Ｈ≠第１図 才Ｓワイミ ト慢す又囁斐（Ｃ） ７、＝１ノイミトー４圧Ｔ１に〃の泣へ尚庄イ６８社第
２図 Ｓ、Ｄ メフル吐Ａｌｑ時−耐圧今昂 ｆｈ） ＦｐｔＪＤ電ｆｆ−（Ｖ） Ｓ、Ｄ Ｘフル＃ｙＴｉＪｌｉ＋＜）ｓｌ！圧＋ｙＴＦ
Ｔ ？）−リクズ偽町ル２〉た 第３図
ミドの堆積応力の焼成温度に対する依存性を示す図、 第３図（ａ）、ら）は上記一実施例の耐圧分布を従来と
比較して示す図、 第４図は従来のＴＰＴの構造を示す要部断面図である。 図において、２はゲート電極、３はゲート絶縁膜（Ｓｉ
Ｎ膜）、４は動作半導体層（ａ−３ｉ層）、５はコンタ
クト層（ｎ”ａ−３ｉ層）、６はソース及びドレイン電
極（Ｔｉ膜）、８はポリイミド膜を示す。 ／！況伯ｊ４．−ｒ絶例の月１へ辞口Ｈ≠第１図 才Ｓワイミ ト慢す又囁斐（Ｃ） ７、＝１ノイミトー４圧Ｔ１に〃の泣へ尚庄イ６８社第
２図 Ｓ、Ｄ メフル吐Ａｌｑ時−耐圧今昂 ｆｈ） ＦｐｔＪＤ電ｆｆ−（Ｖ） Ｓ、Ｄ Ｘフル＃ｙＴｉＪｌｉ＋＜）ｓｌ！圧＋ｙＴＦ
Ｔ ？）−リクズ偽町ル２〉た 第３図
Claims (1)
- 【特許請求の範囲】 動作半導体層（４）の一主面上に導電材料からなるソ
ース及びドレイン電極（６）を有し、前記動作半導体層
の他の主面にゲート絶縁膜（３）を介してゲート電極（
２）が形成された薄膜トランジスタが、透光性の絶縁性
基板（１）上にマトリクス状に複数個配設したものにお
いて、 前記ソース及びドレイン電極（６）表面を含む前記動作
半導体層（４）の一主面上を被覆するポリイミド膜（８
）を具備するとともに、 前記ソース及びドレイン電極（６）の前記ポリイミド膜
（８）と接する界面が、Ｔｉ、Ｖ、Ｃｒ、Ｍｏ、Ｔａ、
Ｗのうらから選ばれた一つの金属薄層からなることを特
徴とする薄膜トランジスタマトリクス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055800A JP2661112B2 (ja) | 1988-03-08 | 1988-03-08 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055800A JP2661112B2 (ja) | 1988-03-08 | 1988-03-08 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228175A true JPH01228175A (ja) | 1989-09-12 |
| JP2661112B2 JP2661112B2 (ja) | 1997-10-08 |
Family
ID=13008992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63055800A Expired - Lifetime JP2661112B2 (ja) | 1988-03-08 | 1988-03-08 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661112B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100246856B1 (ko) * | 1996-08-23 | 2000-03-15 | 윤종용 | 합금으로 이루어진 소오스/드레인 전극을 갖는 액정표시소자용 박막트랜지스터 |
| US6844628B2 (en) | 1996-07-16 | 2005-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136971A (ja) * | 1983-01-26 | 1984-08-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS6012770A (ja) * | 1983-07-01 | 1985-01-23 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタ |
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
-
1988
- 1988-03-08 JP JP63055800A patent/JP2661112B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136971A (ja) * | 1983-01-26 | 1984-08-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS6012770A (ja) * | 1983-07-01 | 1985-01-23 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタ |
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844628B2 (en) | 1996-07-16 | 2005-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| US6940094B2 (en) | 1996-07-16 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| US6979882B1 (en) | 1996-07-16 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| US7298021B2 (en) | 1996-07-16 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| US7446392B2 (en) | 1996-07-16 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| KR100246856B1 (ko) * | 1996-08-23 | 2000-03-15 | 윤종용 | 합금으로 이루어진 소오스/드레인 전극을 갖는 액정표시소자용 박막트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661112B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806495B1 (en) | Semiconductor device and method of fabricating the same | |
| TW521433B (en) | Image sensor and method of manufacturing the same | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP2004334214A (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| JPH046878A (ja) | 液晶表示素子用薄膜トランジスタの製造方法 | |
| CN1100525A (zh) | 介质光波导器件 | |
| KR920000568B1 (ko) | 전하 저장 구조를 구비한 액정장치 | |
| KR980010516A (ko) | 반사형 액정 디스플레이 및 이의 형성 방법 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| TW478170B (en) | Thin film transistor | |
| JPH01228175A (ja) | 薄膜トランジスタ | |
| JPH01117068A (ja) | 薄膜半導体素子 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JPS61198678A (ja) | アモルフアスシリコン半導体装置 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPH03222370A (ja) | 薄膜トランジスタ | |
| JP2007065150A (ja) | 液晶表示装置 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01272162A (ja) | 薄膜トランジスタアレイ装置の製造方法 | |
| JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 | |
| JP2003330045A (ja) | 液晶表示装置およびその製造方法 | |
| JP3346038B2 (ja) | アクティブマトリックス液晶表示素子 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPS61183970A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |