JPH01229958A - 誘電体ガラス膜のピンホール特性評価方法 - Google Patents
誘電体ガラス膜のピンホール特性評価方法Info
- Publication number
- JPH01229958A JPH01229958A JP5498788A JP5498788A JPH01229958A JP H01229958 A JPH01229958 A JP H01229958A JP 5498788 A JP5498788 A JP 5498788A JP 5498788 A JP5498788 A JP 5498788A JP H01229958 A JPH01229958 A JP H01229958A
- Authority
- JP
- Japan
- Prior art keywords
- pinhole
- glass film
- electrode
- film
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract 10
- 238000000034 method Methods 0.000 title claims abstract 3
- 238000007747 plating Methods 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 239000004020 conductor Substances 0.000 claims abstract 2
- 239000010408 film Substances 0.000 abstract 8
- 239000007788 liquid Substances 0.000 abstract 2
- 239000000919 ceramic Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000009713 electroplating Methods 0.000 abstract 1
- 238000011156 evaluation Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハイブリッドＩＣやセラミック多層回路基板
等に用いられる誘電体ガラスのピンホール特性評価方法
に関するものである。
等に用いられる誘電体ガラスのピンホール特性評価方法
に関するものである。
従来、この種のピンホール特性評価方法としては、アル
ミナ基板等の上に予め形成された電極パ′ターンの上に
誘電体ペーストを形成して電解液に浸し、電解液中に置
かれた他の電極と前記電極パターン間に電圧を印加し、
流れる！ｆｆｌの多少によりピンホールの多少または大
小を評価するいわゆるリーク１！流法が用いられていた
。
ミナ基板等の上に予め形成された電極パ′ターンの上に
誘電体ペーストを形成して電解液に浸し、電解液中に置
かれた他の電極と前記電極パターン間に電圧を印加し、
流れる！ｆｆｌの多少によりピンホールの多少または大
小を評価するいわゆるリーク１！流法が用いられていた
。
上述した従来のピンホール特性評価方法は、ピンホール
を経由して流れる電流の大小で評価するので、例えば誘
電体ガラス形成時に誘電体ペースト中に混入した塵芥な
どの異物による大きなピンホールが１箇所でもあると、
その部分に大電流が流れ、全体の電流値が大幅に増加し
、本来の誘電体ペーストの特性が得られないという問題
があった。また、ピンホールの発生箇所が判りにくいと
いう問題があった。
を経由して流れる電流の大小で評価するので、例えば誘
電体ガラス形成時に誘電体ペースト中に混入した塵芥な
どの異物による大きなピンホールが１箇所でもあると、
その部分に大電流が流れ、全体の電流値が大幅に増加し
、本来の誘電体ペーストの特性が得られないという問題
があった。また、ピンホールの発生箇所が判りにくいと
いう問題があった。
したがって本発明は、前述した従来の問題に鑑みてなさ
れたものであり、その目的は、異物等の影響を受けにく
いピンホールの評価を可能とした誘電体ガラス膜のピン
ホール特性評価方法を提供することにある。
れたものであり、その目的は、異物等の影響を受けにく
いピンホールの評価を可能とした誘電体ガラス膜のピン
ホール特性評価方法を提供することにある。
本発明によるガラス膜のピンホール評価方法は、厚ａま
たは薄膜電極パターンを形成した絶縁性基［の［ｉパタ
ーン上に誘電体ガラス膜を形成してめっき液中に浸漬し
、この電極パターンを一方の電極として対向電極間に直
流電圧を印加して誘電体ガラス膜のピンホールにめっき
導体を形成するものである。
たは薄膜電極パターンを形成した絶縁性基［の［ｉパタ
ーン上に誘電体ガラス膜を形成してめっき液中に浸漬し
、この電極パターンを一方の電極として対向電極間に直
流電圧を印加して誘電体ガラス膜のピンホールにめっき
導体を形成するものである。
本発明においては、ピンホールに形成され丸めつき導体
の数、大きさおよび発生箇所の分布等からピンホール特
性が評価される。
の数、大きさおよび発生箇所の分布等からピンホール特
性が評価される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明する模式図である。同
図において、先ず、セラミック基板１の上に電解めっき
の陰極となる１！極パターン２を厚膜もしくは薄膜法に
よ層形成する。次にその上に評価対象となる誘電体ガラ
ス膜３を１層もしくは複数層形成する。このとき、電極
パターン２は給電のために一辺の極く一部が誘電体ガラ
ス膜３から露出するようにする。次にこれをめっき容器
４に収容しためつき液５中に浸し、１！極パターン２と
電極６との間に直流電源７を接続し、ＴＦＬ倭６の陽極
として直流電圧を印加する。この結果、第２図に示すよ
うに誘電体ガラス膜３に！ｆｆｌパターン２号で貫通す
るピンホール８がある場合には、微少なリーク電流が流
れ、ピンホール８内にめっき金属が析出しはじめ、つい
てはめつきボール９と彦シ、肉眼もしくは倍率の小さな
顕微傍で観察可能な大きさになる。このめっきボール９
のｆｌｉ−Ｈえることにより、ガラスペーストの良し悪
しが誘電体ガラスＭ３の形成工程の良し悪しを判定する
ことができる。
図において、先ず、セラミック基板１の上に電解めっき
の陰極となる１！極パターン２を厚膜もしくは薄膜法に
よ層形成する。次にその上に評価対象となる誘電体ガラ
ス膜３を１層もしくは複数層形成する。このとき、電極
パターン２は給電のために一辺の極く一部が誘電体ガラ
ス膜３から露出するようにする。次にこれをめっき容器
４に収容しためつき液５中に浸し、１！極パターン２と
電極６との間に直流電源７を接続し、ＴＦＬ倭６の陽極
として直流電圧を印加する。この結果、第２図に示すよ
うに誘電体ガラス膜３に！ｆｆｌパターン２号で貫通す
るピンホール８がある場合には、微少なリーク電流が流
れ、ピンホール８内にめっき金属が析出しはじめ、つい
てはめつきボール９と彦シ、肉眼もしくは倍率の小さな
顕微傍で観察可能な大きさになる。このめっきボール９
のｆｌｉ−Ｈえることにより、ガラスペーストの良し悪
しが誘電体ガラスＭ３の形成工程の良し悪しを判定する
ことができる。
第３図（−） 、 （ｂ）は前述した電極パターン２の
各種の例を示した平面図である。同図に示すように電極
パターン２をＷ！２１〜第４のパターン２ａ〜２ｄに４
分割して形成することにより、１分割当りのピンホール
数の平均値を求めることができる。また、めっきボール
９のサイズを何段階かに分け、各サイズ毎のピンホール
数で判定する方法もあり、ガラスペースト材や工程の特
徴をよシ詳しく調べることが可能である。さらにめっき
ボール９の発生箇所の片寄シを調べることにより、工法
上の問題点等を解明する手がかりとすることができる。
各種の例を示した平面図である。同図に示すように電極
パターン２をＷ！２１〜第４のパターン２ａ〜２ｄに４
分割して形成することにより、１分割当りのピンホール
数の平均値を求めることができる。また、めっきボール
９のサイズを何段階かに分け、各サイズ毎のピンホール
数で判定する方法もあり、ガラスペースト材や工程の特
徴をよシ詳しく調べることが可能である。さらにめっき
ボール９の発生箇所の片寄シを調べることにより、工法
上の問題点等を解明する手がかりとすることができる。
以上説明したように本発明によれば、めっき導体の数、
大きさ１発生箇所の分布等を調べることにより、塵芥等
の異物の影響を受けＫくいピンホール特性の評価が可能
であり、また、肪電体ガ２ス材料や誘電体ガラス膜形成
工程のより詳細な評価が可能となるなどの極めて優れた
効果が得られる。
大きさ１発生箇所の分布等を調べることにより、塵芥等
の異物の影響を受けＫくいピンホール特性の評価が可能
であり、また、肪電体ガ２ス材料や誘電体ガラス膜形成
工程のより詳細な評価が可能となるなどの極めて優れた
効果が得られる。
に１図は本発明の模式図、第２図は試験後のピンホール
部に析出しためつきボールを示す断面図、第３図（、）
、 （ｂ）は電極パターンの形状を示す平面図である
。 １・・・・セラミック基板、２・・・・電極パターン、
２ａ〜２ｄ −・−拳第１〜第４のパターン、３・・・
・誘電体ガラス膜、４・・・・めっき容器、５・・・・
めっき液、６・・・・電極、γ・”−直流電源、８・・
拳・ピンホール、９−６曹・めっきボール。
部に析出しためつきボールを示す断面図、第３図（、）
、 （ｂ）は電極パターンの形状を示す平面図である
。 １・・・・セラミック基板、２・・・・電極パターン、
２ａ〜２ｄ −・−拳第１〜第４のパターン、３・・・
・誘電体ガラス膜、４・・・・めっき容器、５・・・・
めっき液、６・・・・電極、γ・”−直流電源、８・・
拳・ピンホール、９−６曹・めっきボール。
Claims (1)
- 絶縁性基板上に電極パターンを形成し、該電極パターン
上に誘電体ガラス膜を形成してめつき液中に浸漬し、該
電極パターンを一方の電極として対向電極間に直流電圧
を印加して該誘電体ガラス膜のピンホールにめつき導体
を形成することを特徴とした誘電体ガラス膜のピンホー
ル特性評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5498788A JPH01229958A (ja) | 1988-03-10 | 1988-03-10 | 誘電体ガラス膜のピンホール特性評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5498788A JPH01229958A (ja) | 1988-03-10 | 1988-03-10 | 誘電体ガラス膜のピンホール特性評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01229958A true JPH01229958A (ja) | 1989-09-13 |
Family
ID=12985998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5498788A Pending JPH01229958A (ja) | 1988-03-10 | 1988-03-10 | 誘電体ガラス膜のピンホール特性評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01229958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004184273A (ja) * | 2002-12-04 | 2004-07-02 | Casio Comput Co Ltd | デバイス検査方法 |
| JP2009541754A (ja) * | 2006-06-30 | 2009-11-26 | アイエムアイ インテリジェント メディカル インプランツ アクチエンゲゼルシャフト | インプラント用防湿層の不透水性を検査する装置およびその方法 |
-
1988
- 1988-03-10 JP JP5498788A patent/JPH01229958A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004184273A (ja) * | 2002-12-04 | 2004-07-02 | Casio Comput Co Ltd | デバイス検査方法 |
| JP2009541754A (ja) * | 2006-06-30 | 2009-11-26 | アイエムアイ インテリジェント メディカル インプランツ アクチエンゲゼルシャフト | インプラント用防湿層の不透水性を検査する装置およびその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100577662B1 (ko) | 균일한 전기도금 두께를 달성하기 위하여 국부 전류를 제어하는 장치 및 방법 | |
| JPH04213890A (ja) | 電子回路におけるオープンの修復方法 | |
| JP4282186B2 (ja) | めっき解析方法 | |
| CN108375624A (zh) | 应用参比电极分析锂离子电池寿命衰减机理的测试方法 | |
| EP0035536A1 (en) | Method of manufacturing adjustable thick film capacitors. | |
| JPH11246999A (ja) | ウエハのメッキ方法及び装置 | |
| JPH01229958A (ja) | 誘電体ガラス膜のピンホール特性評価方法 | |
| JP2002168879A (ja) | 絶縁被覆プローブピン | |
| US4427496A (en) | Method for improving the inspection of printed circuit boards | |
| DE3413762A1 (de) | Vorrichtung zur coulometrischen dickenbestimmung von metallschichten | |
| JP3038114U (ja) | 絶縁性被膜付きプローブ及びこれを用いたプローブカード | |
| JP4672189B2 (ja) | 配線基板または半導体回路の製造方法 | |
| JPH034158A (ja) | プリント回路基板の製造における電気化学的反応プロセスの試験装置及びプリント回路基板の電着方法 | |
| JPH09195094A (ja) | 電気化学的成膜のための支持体 | |
| JPS62297499A (ja) | 電気メツキ法におけるメツキ膜厚均一性評価方法 | |
| JPS63177051A (ja) | 絶縁層のピンホ−ル検出方法 | |
| JPH04137631A (ja) | バンプめっき用レジスト形成方法 | |
| JPH03183136A (ja) | 半導体装置の製造方法 | |
| JPH0152690B2 (ja) | ||
| US5501777A (en) | Method for testing solder mask material | |
| JPS62287135A (ja) | 電極パタ−ンの検査方法 | |
| CN121335004A (zh) | 一种超细超厚金薄膜电路的制造方法 | |
| JPH0786757A (ja) | 絶縁膜のピンホール検査方法及びその検査装置 | |
| DE2018886C (de) | Elektrode fur eine Elektrolysezelle zur Feststellung von Fehlern in dielektn sehen Isolierstoffen | |
| CN115379666A (zh) | 一种无表面铜沉积的盲孔填充方法 |