JPH01230250A - Ｃｖｄ装置 - Google Patents
Ｃｖｄ装置Info
- Publication number
- JPH01230250A JPH01230250A JP5682488A JP5682488A JPH01230250A JP H01230250 A JPH01230250 A JP H01230250A JP 5682488 A JP5682488 A JP 5682488A JP 5682488 A JP5682488 A JP 5682488A JP H01230250 A JPH01230250 A JP H01230250A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- tank
- temperature
- reaction
- thin films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、選択堆積技術によって例えば集積回路素子に
薄膜を形成する場合に使用するＣＶＤ装置に関する。
薄膜を形成する場合に使用するＣＶＤ装置に関する。
近年、半導体装置における素子の微細化に伴って、コン
タクト抵抗を低くすること、エレクトロマイグレーシゴ
ン耐性を高くすることおよび低温での加工性にすぐれて
いること等の要求が高まってきている。
タクト抵抗を低くすること、エレクトロマイグレーシゴ
ン耐性を高くすることおよび低温での加工性にすぐれて
いること等の要求が高まってきている。
これらの要求に応じるきわめて有効な手段として、選択
堆積技術（ｉ！択性メタルＣＶＤ技術）によって素子上
に金属薄膜を形成するＣＶＤ装置が従来より採用されて
いる。これを第２図に基づいて説明すると、同図におい
て、符号１で示すものは真空引き用の排気孔（図示せず
）を有するロード・ロック槽、２はこのロード・ロック
槽１に接続されその内部の雰囲気温度を調整するバッフ
ァー槽、３はこのバッファー槽２に接続され化学気相反
応によって半導体ウェハ４等の基板に対し例えばタング
ステン等の金属薄膜をその内部で形成する反応槽である
。
堆積技術（ｉ！択性メタルＣＶＤ技術）によって素子上
に金属薄膜を形成するＣＶＤ装置が従来より採用されて
いる。これを第２図に基づいて説明すると、同図におい
て、符号１で示すものは真空引き用の排気孔（図示せず
）を有するロード・ロック槽、２はこのロード・ロック
槽１に接続されその内部の雰囲気温度を調整するバッフ
ァー槽、３はこのバッファー槽２に接続され化学気相反
応によって半導体ウェハ４等の基板に対し例えばタング
ステン等の金属薄膜をその内部で形成する反応槽である
。
このように構成されたＣＶＤ装置を用いてウェハ表面あ
るいは金属膜上に選択的に金属薄膜を形成するには、予
め真空引きされたロード・ロック槽ｌ内に半導体ウェハ
４を収容し、次いでバッファー槽２内に移送し、しかる
後反応槽３内に移送して化学気相反応させることにより
行うことができる。
るいは金属膜上に選択的に金属薄膜を形成するには、予
め真空引きされたロード・ロック槽ｌ内に半導体ウェハ
４を収容し、次いでバッファー槽２内に移送し、しかる
後反応槽３内に移送して化学気相反応させることにより
行うことができる。
ところで、この種のＣＶＤ装置においては、半導体ウェ
ハ４に対し例えばタングステン等の金属薄膜を形成する
場合に、化学反応時の温度が高いと選択堆積率が悪くな
り、逆に温度が低いと半導体ウェハ４と金属薄膜との密
着性が悪く、しかもコンタクト抵抗が高くなるものであ
り、このため１回の処理で反応槽３内の雰囲気温度を多
段階に設定しなければならず、生産効率がきわめて悪く
なるという問題があった。
ハ４に対し例えばタングステン等の金属薄膜を形成する
場合に、化学反応時の温度が高いと選択堆積率が悪くな
り、逆に温度が低いと半導体ウェハ４と金属薄膜との密
着性が悪く、しかもコンタクト抵抗が高くなるものであ
り、このため１回の処理で反応槽３内の雰囲気温度を多
段階に設定しなければならず、生産効率がきわめて悪く
なるという問題があった。
すなわち、従来のＣＶＤ装置においては、半導体ウェハ
４に対する薄膜形成を１つの反応槽３内で行わなければ
ならず、それだけ反応槽３内の温度変更に多大の時間を
要するからである。
４に対する薄膜形成を１つの反応槽３内で行わなければ
ならず、それだけ反応槽３内の温度変更に多大の時間を
要するからである。
本発明はこのような事情に鑑みなされたもので、複数の
反応槽によって基板に高温、低温薄膜を連続的に形成す
ることができ、もって薄膜形成における生産効率を向上
させることができるＣＶＤ装置を提供するものである。
反応槽によって基板に高温、低温薄膜を連続的に形成す
ることができ、もって薄膜形成における生産効率を向上
させることができるＣＶＤ装置を提供するものである。
本発明に係るＣＶＤ装置は、化学気相反応により基板に
対し薄膜をその内部で形成する反応槽を各々が互いに独
立して基板温度を設定可能にする少なくとも２つの反応
槽によって構成し、これら反応槽をバッファー槽を介し
て接続したものである。
対し薄膜をその内部で形成する反応槽を各々が互いに独
立して基板温度を設定可能にする少なくとも２つの反応
槽によって構成し、これら反応槽をバッファー槽を介し
て接続したものである。
本発明においては、処理時に各温度が互いに異なる複数
の反応槽内に基板を順次移送することができる。
の反応槽内に基板を順次移送することができる。
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
説明する。
第１図は本発明に係るＣＶＤ装置の概略を示す図で、同
図において第２図と同一の部材については同一の符号を
付し、詳細な説明は省略する。同図において、符号１１
および１２で示すものはその内部の雰囲気温度を調整可
能な２つのバッファー槽で、このうち一方のバッファー
槽１２は前記ロード・ロック槽ｌに接続されている。１
３および１４は化学気相反応によって半導体ウェハ４に
対し薄膜をその内部で形成する２つの反応槽で、前記各
バッファー槽１１．１２を介して接続されている。すな
わち、これら両反応槽１３．１４と前記両バッファー槽
１１．１２とは環状に接続されているのである。そして
、両反応槽１３．１４は各々が互いに独立して半導体ウ
ェハ４の温度を設定可能に構成されている。
図において第２図と同一の部材については同一の符号を
付し、詳細な説明は省略する。同図において、符号１１
および１２で示すものはその内部の雰囲気温度を調整可
能な２つのバッファー槽で、このうち一方のバッファー
槽１２は前記ロード・ロック槽ｌに接続されている。１
３および１４は化学気相反応によって半導体ウェハ４に
対し薄膜をその内部で形成する２つの反応槽で、前記各
バッファー槽１１．１２を介して接続されている。すな
わち、これら両反応槽１３．１４と前記両バッファー槽
１１．１２とは環状に接続されているのである。そして
、両反応槽１３．１４は各々が互いに独立して半導体ウ
ェハ４の温度を設定可能に構成されている。
このように構成されたＣＶＤ装置においては、化学反応
時に各温度が互いに異なる２つの反応槽１３、１４内に
半導体ウェハ４を順次移送することができる。
時に各温度が互いに異なる２つの反応槽１３、１４内に
半導体ウェハ４を順次移送することができる。
したがって、本発明においては、半導体ウェハ４に高温
薄膜と低温薄膜を連続的に形成することができるから、
半導体ウェハ４上に低コンタクト抵抗をもち、かつ選択
堆積率と密着性にすぐれた金属薄膜を形成することがで
きる。
薄膜と低温薄膜を連続的に形成することができるから、
半導体ウェハ４上に低コンタクト抵抗をもち、かつ選択
堆積率と密着性にすぐれた金属薄膜を形成することがで
きる。
次に、本発明のＣＶＤ装置を用いてウェハ表面あるいは
金属膜上に選択的に金属薄膜を形成する方法について説
明する。
金属膜上に選択的に金属薄膜を形成する方法について説
明する。
先ず、予め真空引きされたロード・ロック槽ｌ内に半導
体ウェハ４を収容する。次いで、これをバ・ノファー槽
１１内に移送した後、反応槽１３内に移送して温度ａで
化学気相反応によってウェハ上に高温薄膜を形成する。
体ウェハ４を収容する。次いで、これをバ・ノファー槽
１１内に移送した後、反応槽１３内に移送して温度ａで
化学気相反応によってウェハ上に高温薄膜を形成する。
しかる後、半導体ウェハ４をバッファー槽１２に移送し
てから、反応槽１４内に移送して温度ｂ（ａ＞ｂ）でウ
ェハ上に低温薄膜を形成する。
てから、反応槽１４内に移送して温度ｂ（ａ＞ｂ）でウ
ェハ上に低温薄膜を形成する。
このようにして、半導体ウェハ４上に所定の膜厚をもつ
薄膜を堆積させることができる。
薄膜を堆積させることができる。
なお、本実施例においては、反応槽１３．１４およびバ
ッファー槽ＩＬ １２を環状に接続する例を示したが、
これらを直線状に接続しても実施できることは勿論であ
る。
ッファー槽ＩＬ １２を環状に接続する例を示したが、
これらを直線状に接続しても実施できることは勿論であ
る。
以上説明したように本発明によれば、化学気相反応によ
って基板に対し薄膜をその内部で形成する反応槽を各々
が互いに独立して基板温度を設定可能にする少なくとも
２つの反応槽によって構成し、これら反応槽をバッファ
ー槽を介して接続したので、処理時に各温度が互いに異
なる複数の反応槽内に基板を順次移送することができる
。したがって、基板に対して高温、低温薄膜を連続的に
形成することができるから、従来のように反応槽内の雰
囲気温度を多段階に設定する必要がなくなり、薄膜形成
における生産効率を確実に向上させることができる。
って基板に対し薄膜をその内部で形成する反応槽を各々
が互いに独立して基板温度を設定可能にする少なくとも
２つの反応槽によって構成し、これら反応槽をバッファ
ー槽を介して接続したので、処理時に各温度が互いに異
なる複数の反応槽内に基板を順次移送することができる
。したがって、基板に対して高温、低温薄膜を連続的に
形成することができるから、従来のように反応槽内の雰
囲気温度を多段階に設定する必要がなくなり、薄膜形成
における生産効率を確実に向上させることができる。
第１図は本発明に係るＣＶＤ装置の概略を説明する図、
第２図は従来のＣＶＤ装置の概略を説明する図である。 ４・・・・半導体ウェハ、１１．１２・・・・バッファ
ー槽、１３．１４・・・・反応槽。 代 理 人 大 岩 増 雄第１図
第２図は従来のＣＶＤ装置の概略を説明する図である。 ４・・・・半導体ウェハ、１１．１２・・・・バッファ
ー槽、１３．１４・・・・反応槽。 代 理 人 大 岩 増 雄第１図
Claims (1)
- 化学気相反応によって基板に対し薄膜をその内部で形
成する反応槽と、この反応槽に接続されその内部の雰囲
気温度を調整可能なバッファー槽とを備えたＣＶＤ装置
において、前記反応槽を各々が互いに独立して基板温度
を設定可能にする少なくとも２つの反応槽によって構成
し、これら反応槽を前記バッファー槽を介して接続した
ことを特徴とするＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5682488A JPH01230250A (ja) | 1988-03-09 | 1988-03-09 | Ｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5682488A JPH01230250A (ja) | 1988-03-09 | 1988-03-09 | Ｃｖｄ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01230250A true JPH01230250A (ja) | 1989-09-13 |
Family
ID=13038125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5682488A Pending JPH01230250A (ja) | 1988-03-09 | 1988-03-09 | Ｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01230250A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533145A (ja) * | 1991-02-18 | 1993-02-09 | Semiconductor Energy Lab Co Ltd | 基板処理装置 |
| US5846328A (en) * | 1995-03-30 | 1998-12-08 | Anelva Corporation | In-line film deposition system |
| US6251232B1 (en) | 1999-03-26 | 2001-06-26 | Anelva Corporation | Method of removing accumulated films from the surface of substrate holders in film deposition apparatus, and film deposition apparatus |
-
1988
- 1988-03-09 JP JP5682488A patent/JPH01230250A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533145A (ja) * | 1991-02-18 | 1993-02-09 | Semiconductor Energy Lab Co Ltd | 基板処理装置 |
| US5846328A (en) * | 1995-03-30 | 1998-12-08 | Anelva Corporation | In-line film deposition system |
| US6027618A (en) * | 1995-03-30 | 2000-02-22 | Anelva Corporation | Compact in-line film deposition system |
| US6251232B1 (en) | 1999-03-26 | 2001-06-26 | Anelva Corporation | Method of removing accumulated films from the surface of substrate holders in film deposition apparatus, and film deposition apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4359490A (en) | Method for LPCVD co-deposition of metal and silicon to form metal silicide | |
| US5308655A (en) | Processing for forming low resistivity titanium nitride films | |
| JPH0563011B2 (ja) | ||
| US4897287A (en) | Metallization process for an integrated circuit | |
| KR970018001A (ko) | 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정 | |
| KR100200911B1 (ko) | 초고밀도 집적회로를 위한 도전층 및 구조를 만드는 방법 및 그 방법을 실행하기 위한 장치 | |
| US6224942B1 (en) | Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon | |
| JP2001168062A (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPH06163422A (ja) | 薄膜形成方法および薄膜形成装置 | |
| JPS63240067A (ja) | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 | |
| KR19990006174A (ko) | 반도체 소자의 TiN막 형성방법 | |
| JPH01202860A (ja) | 半導体装置 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPH0573331B2 (ja) | ||
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JPH04216621A (ja) | 薄膜の堆積方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| KR950012636A (ko) | 디클로로실란과 육플루오르화 텅스텐을 사용하여 반도체 기판상에 규화 텅스텐 박막을 증착시키기 위한 방법 | |
| JPH0251230A (ja) | Ｃｖｄ酸化膜形成方法 | |
| JPH04129226A (ja) | 半導体装置の製造方法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPH07288238A (ja) | マルチチャンバプロセス装置 | |
| JPH02114635A (ja) | 半導体装置の製造方法 |