JPH01232447A - シングル・チップ・マイクロコンピュータ - Google Patents

シングル・チップ・マイクロコンピュータ

Info

Publication number
JPH01232447A
JPH01232447A JP63058572A JP5857288A JPH01232447A JP H01232447 A JPH01232447 A JP H01232447A JP 63058572 A JP63058572 A JP 63058572A JP 5857288 A JP5857288 A JP 5857288A JP H01232447 A JPH01232447 A JP H01232447A
Authority
JP
Japan
Prior art keywords
memory
address
information
mask
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63058572A
Other languages
English (en)
Inventor
Masafumi Yamaguchi
雅史 山口
Kazuo Hayashi
和夫 林
Junji Kuroki
黒木　順司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63058572A priority Critical patent/JPH01232447A/ja
Priority to US07/288,504 priority patent/US5051897A/en
Priority to DE3900187A priority patent/DE3900187A1/de
Priority to KR1019890001159A priority patent/KR930000096B1/ko
Publication of JPH01232447A publication Critical patent/JPH01232447A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は製造工程において命令などの情報（プログラ
ム）が設定されるマスクＲＯＭ　（リード・オンリ・メ
モリ）を備え、特にそのプログラムのエラーを回避する
機能を有したシングル・チップ・マイクロコンピュータ
に関するものである。
〔従来の技術〕
第４図は従来のシングル・チップ・マイクロコンピュー
タの内部構成を示すブロック図である。
図において、１はデータ処理に必要な命令などの情報（
プログラム）が格納されているマスクＲＯＭ、２はマス
クＲＯＭＩをアクセスするアドレス情報を格納するＰＣ
（プログラム・カウンタ）３を有し演算・制御を行うＣ
ＰＵ　（中央処理装置）、４はアドレス信号が流れるア
ドレス・バス、５はデータ信号が流れるデータ・バスで
ある。
次に、この従来のマイクロコンピュータのｔ）Ｊ　作を
説明する。マスクＲＯＭＩ内の命令（プログラム）は集
積回路の製造工程において設定される。
ＣＰＵ２内のＰＣ３はマスクＲＯＭＩのアドレスをアク
セスし、マスクＲＯＭＩ内の命令はＣＰＵ２に取り入れ
られ、これによりＣＰＵ２はその命令に従って演算・制
御を行う。その後、ＰＣ３は次の命令が格納されている
マスクＲＯＭ　ｌ内のアドレスを再びアク↓スし、以下
同様の動作を繰り返す。
〔発明が解決しようとする課題〕
ところで、上記マスクＲＯＭの製造工程は、例えば、フ
ィールド製造工程、ゲート製造工程、デプレション工程
、ソース・ドレイン製造工程、コンタクト工程、および
アルミニ程から成り、プログラムなどの情報は上記デプ
レション工程において設定される。
ところが、上記製造工程を経て作成されたマスクＲＯＭ
を備えた従来のシングル・チップ・マイクロコンピュー
タにおいて、マスクＲＯＭ内の一部のアドレスの命令が
使用する上で不都合であることが製造後に分かった場合
、即ちプログラムの修正をする必要が生じた場合にもう
一部マイクロコンピュータの製造をやり直しマスクＲＯ
Ｍ内の命令を設定し直さなければならないという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、製造後にマスクＲＯＭ内のプログラムなどの
一部修正の必要性が生じた場合でも、製造をやり直すこ
となく命令などの情報を変更することができるシングル
・チップ・マイクロコンピュータを提供することを目的
とする。
〔課題を解決するための手段〕
この発明に係るシングル・チップ・マイクロコンピュー
タは、上記目的を達成するために、集積回路の製造工程
においてデータ処理に必要な情報が設定される第１のメ
モリ　（マスクＲＯＭＩ）と、この第１のメモリをアク
セスするアドレス情報を格納するプログラム・カウンタ
３を有し演算・制御を行う中央処理装置２と、電気的に
情報を書き換え可能な第２のメモリ　（ＰＲＯＭ５）と
、この第１のメモリ内の書き換え情報によって第１のメ
モリのアドレスに代わる上記第２のメモリのアドレス情
報を設定するレジスタ７と、このレジスタ７の内容とプ
ログラム・カウンタ３の内容とが一致したことを検出し
て中央処理装置２にＩＩＪ込みをかける一致回路８とを
備え、中央処理装置２は割込みをかけられると、この割
込み先の第２のメモリのアドレスをアクセスすることを
特徴とするものである。
〔作用〕
レジスタ７の内容とプログラム・カウンタ３の内容とが
一致すると、一致回路８は中央処理装置２に対して割込
みをかける。これにより、中央処理装置２は、第１のメ
モリ　（マスクＲＯＭＩ）の情報に基づいて第２のメモ
リ　（ＰＲＯＭ６）のアドレス、即ち第１のメモリのア
ドレス（不都合な命令を含むアドレス）に代わる第２の
メモリのアドレスをアクセスする。したがって、以後は
第１のメモリの不都合なアドレスに代わって第２のメモ
リのアドレスがアクセスされる。
〔発明の実施例〕
第１図はこの発明の一実施例に係るシングル・チップ・
マイクロコンピュータの内部構成を示すブロック図であ
る。図において、１はデータ処理に必要な命令などの情
報（プログラム）、特に後述するようにＰＲＯＭ内のあ
るアドレスを読み取りレジスタにそのアドレスをセット
させるための初期プログラム（書き換え情報）を含む情
報が集積回路の製造工程において設定されたマスクＲＯ
Ｍ　（第１のメモリ）、２はマスクＲＯＭＩをアクセス
するアドレス情報を格納するＰＣ（プログラム・カウン
タ）３を有し演算・制御を行うＣＰｔＪ　（中央処理装
置）、４はアドレス信号が流れるアドレス・バス、５は
データ信号が流れるデータ・ハス、６はマイクロコンピ
ュータの製造後電気的に書き換え可能なＰＲＯＭ　（第
２のメモリとしてのプログラマブル・リード・オンリ・
メモリ）、７はマスクＲＯＭＩ内の書き換え情報によっ
てマスクＲＯＭＩのアドレスに代わるＰＲＯＭ６のアド
レス情報を設定するレジスタ、８はレジスタ７の内容と
ＰＣ３の内容とが一致したことを検出して中央処理装置
２に割込みをかける一致回路、９はレジスタ７の内容を
一致回路８に伝送するだめの信号線、１０は一致回路８
からの割込みの有無をＣＰＵＺ内に伝達するための割込
み信号線、１１はデータ処理に必要な情報を格納するＲ
ＡＭ　（ランダム・アクセス・メモリ）、１２はデータ
の入出力を行う■／○ポートである。
第２図は第１図に示す一致回路の構成を説明するための
ブロック図である。第２図において、−数回路８はレジ
スタ７の出力とＰＯ２の出力との排他的否定論理和をと
る複数のＥＸＮＯＲゲート（排他的否定論理和回路）８
ａと各ＥＸＮＯＲＸＮＯＲゲルト力の論理積をとるＡＮ
Ｄゲート（論理積回路）８ｂとを含み構成される。
次に第３図（ａ）、　（ｂ）に示すフローチャートを参
照してこの実施例の動作について説明する。ＣＰＵ２内
のＰＯ２はマスクＲＯＭＩのアドレスをアドレス・バス
４を介してアクセスしくステップＳｌ）、そのアドレス
のマスクＲＯＭＩ内のデータがデータ・バス５を介して
ＣＰＵ２に取り込まれ（ステップＳ２）、その取り込ま
れたデータに対応する処理がＣＰＵ２によって行われる
（ステップＳ３）。
さらにその後、ＰＯ２は次の命令の入っているマスクＲ
ＯＭＩのアドレスを再びアクセスし、以下同様の動作を
繰り返しくステップ８１〜Ｓ４）、所定の処理が終了す
るまで動作する。
ところで、この実施例ではマスクＲＯＭＩにおけるプロ
グラムの先頭部分にＦＲＯＭ６の予め定められたアドレ
スの内容をデータ・バス５を介してレジスタ７にセット
しておくようにしておく。
ただし、ＦＲＯＭ６内の定められたアドレスには初期設
定の状態でＣＰＵ２に対して割込みがかからないように
プログラム実行中において使用しないアドレス情報を前
もって設定しておくものとする。それでもし、マスクＲ
ＯＭＩに設定されたプログラムの内容に不都合な点が見
い出された時は、そのプログラムの先頭アドレスをＦＲ
ＯＭ６に書き込み（ステップＳ５）、この書き込んだ先
頭アドレスをデータ・バス５を介してレジスタ７にセッ
トする（ステップＳ６）。これによってプログラムの途
中にＰＯ２がマスクＲＯＭＩ内の不都合なアドレスをア
クセスしようとする場合、−Ｊ＆回路８はレジスタ７の
内容とＰＯ２の内容とが一致したことを検出しくステッ
プＳ７）、割込み信号線１０からＣＰＵ２に対して割込
みをかける（ステップＳ８）。これによって、ＰＯ２は
割込み信号を取込み、アドレス・バス４を介してその割
込み信号で設定されるＦＲＯＭ６の特定アドレスをアク
セスすることになる（ステップ３９）。したがって、Ｆ
ＲＯＭ６内の割込み先の特定アドレスに新しく修正され
た命令をＩ１０ボート１２を介して書き込んでおくこと
によって（ステップ５１０）、このマイクロコンピュー
タは新しく修正されたプログラムを実行していく。
なお、上記実施例では一致回路８をＥＸＮＯＲゲート８
ａおよびＡＮＤＮＯゲートにより構成したが、ＥＸ＃Ｏ
Ｒゲート（排他的論理和回路）およびＮＯＲゲートなど
により構成してもよい。
〔発明の効果〕
以上のように本発明によれば、第１のメモリ内の書き換
え情報によって第１のメモリのアドレスに代わる第２の
メモリのアドレス情報を設定するレジスタと、このレジ
スタの内容とプログラム・カウンタの内容とが一致した
ことを検出して中央処理装置に割込みをかける一致回路
とを含み構成したので、第１のメモリ内の不都合な命令
を含むアドレスをアクセスする代わりに第２のメモリ内
の任意のアドレスをアクセスすることができ、これによ
り製造後に第１のメモリ　（マスクＲＯＭ）内のプログ
ラムなどの一部修正の必要性が生じた場合でも、製造を
やり直すことなく命令などの情報を変更することが可能
となり、したがって回路構成が簡単となり、小型化およ
び安価化を図れるという効果が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係るシングル・チップ・
マイクロコンピュータの要部構成を示すブロック図、第
２図は第１図に示す一致回路の構成を説明するためのブ
ロック図、第３図（ａｌ、　（ｂ）はこの実施例の動作
を説明するためのフローチャート、第４図は従来のシン
グル・チップ・マイクロコンピュータの要部構成を示す
ブロック図である。 １・・・マスクＲＯＭ　（第１のメモリ）、２・・・Ｃ
ＰＵ　（中央処理装置）、３・・・ＰＣ（プログラム・
カウンタ）、６・・・ＰＲＯＭ（ｉ２のメモＩＪ）、７
−−　・レジスタ、８・・・−数回路。 代理人　　大　　岩　　増　　雄（ばか２名）第３図（
ａ）　　　　　　　　　　　　　　（ｂｌ手続補正書（
自発）

Claims (1)

    【特許請求の範囲】
  1. 集積回路の製造工程においてデータ処理に必要な情報が
    設定される第１のメモリと、この第１のメモリをアクセ
    スするアドレス情報を格納するプログラム・カウンタを
    有し演算・制御を行う中央処理装置と、電気的に情報を
    書き換え可能な第２のメモリと、上記第１のメモリ内の
    書き換え情報によって第１のメモリのアドレスに代わる
    上記第２のメモリのアドレス情報を設定するレジスタと
    、このレジスタの内容と上記プログラム・カウンタの内
    容とが一致したことを検出して上記中央処理装置に割込
    みをかける一致回路とを備え、上記中央処理装置は上記
    割込みをかけられるとこの割込み先の上記第２のメモリ
    のアドレスをアクセスすることを特徴とするシングル・
    チップ・マイクロコンピュータ。
JP63058572A 1988-03-11 1988-03-11 シングル・チップ・マイクロコンピュータ Pending JPH01232447A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63058572A JPH01232447A (ja) 1988-03-11 1988-03-11 シングル・チップ・マイクロコンピュータ
US07/288,504 US5051897A (en) 1988-03-11 1988-12-22 Single-chip microcomputer with memory patching capability
DE3900187A DE3900187A1 (de) 1988-03-11 1989-01-05 Ein-chip-mikrocomputer
KR1019890001159A KR930000096B1 (ko) 1988-03-11 1989-02-01 싱글 칩 마이크로컴퓨터(single chip micro computer)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63058572A JPH01232447A (ja) 1988-03-11 1988-03-11 シングル・チップ・マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH01232447A true JPH01232447A (ja) 1989-09-18

Family

ID=13088153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63058572A Pending JPH01232447A (ja) 1988-03-11 1988-03-11 シングル・チップ・マイクロコンピュータ

Country Status (4)

Country Link
US (1) US5051897A (ja)
JP (1) JPH01232447A (ja)
KR (1) KR930000096B1 (ja)
DE (1) DE3900187A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799144A (en) * 1996-05-31 1998-08-25 Mitsubishi Denki Kabushiki Kaisha Microcomputer for resolving problems found in a program stored in a ROM

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357627A (en) * 1989-03-28 1994-10-18 Olympus Optical Co., Ltd. Microcomputer having a program correction function
US6036101A (en) * 1990-05-15 2000-03-14 Dallas Semiconductor Corporation Electronic labeling systems and methods and electronic card systems and methods
JPH03142629A (ja) * 1989-10-30 1991-06-18 Toshiba Corp マイクロコントローラ
US5619066A (en) 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
GB2250838A (en) * 1990-12-11 1992-06-17 Honda Motor Co Ltd Patching a program stored in ROM
JPH04346127A (ja) * 1991-05-23 1992-12-02 Sony Corp 電子装置
US5994770A (en) 1991-07-09 1999-11-30 Dallas Semiconductor Corporation Portable electronic data carrier
US5297099A (en) * 1991-07-10 1994-03-22 Dallas Semiconductor Corp. Integrated circuit with both battery-powered and signal-line-powered areas
US5623665A (en) * 1992-01-13 1997-04-22 Sony Corporation Electronic apparatus for patching a read-only memory
JP3230262B2 (ja) * 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
JPH06318261A (ja) * 1992-09-18 1994-11-15 Sony Corp 電子装置
JP3810805B2 (ja) * 1992-09-19 2006-08-16 ソニー株式会社 情報修正システム
JP3284614B2 (ja) * 1992-09-19 2002-05-20 ソニー株式会社 電子装置
US5574926A (en) * 1993-03-11 1996-11-12 Olympus Optical Co., Ltd. One-chip microcomputer system having function for substantially correcting contents of program
US5848541A (en) 1994-03-30 1998-12-15 Dallas Semiconductor Corporation Electrical/mechanical access control systems
US5831827A (en) 1994-04-28 1998-11-03 Dallas Semiconductor Corporation Token shaped module for housing an electronic circuit
US5604343A (en) 1994-05-24 1997-02-18 Dallas Semiconductor Corporation Secure storage of monetary equivalent data systems and processes
US5679944A (en) 1994-06-15 1997-10-21 Dallas Semiconductor Corporation Portable electronic module having EPROM memory, systems and processes
US5615130A (en) * 1994-12-14 1997-03-25 Dallas Semiconductor Corp. Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments
US5813043A (en) * 1996-07-12 1998-09-22 Motorola, Inc. Method and system including memory patching utilizing a transmission control signal and circuit
AU7495300A (en) * 1999-09-14 2001-04-17 Qualcomm Incorporated Method and apparatus for modifying microinstructions in a static memory device
JP2001256044A (ja) * 2000-03-14 2001-09-21 Sony Corp データ処理装置
JP3918434B2 (ja) * 2001-01-05 2007-05-23 セイコーエプソン株式会社 情報処理装置
US20030005212A1 (en) * 2001-06-29 2003-01-02 Cocca J. David Method and apparatus for dynamically modifying a stored program
KR100410557B1 (ko) * 2001-11-19 2003-12-18 주식회사 하이닉스반도체 프로그램 수정 가능한 마이크로컨트롤러 및 구동방법
US7302605B2 (en) * 2003-10-23 2007-11-27 International Business Machines Corporation Method and structure for replacing faulty operating code contained in a ROM for a processor
US7596721B1 (en) * 2004-01-09 2009-09-29 Maxtor Corporation Methods and structure for patching embedded firmware
US7533240B1 (en) * 2005-06-01 2009-05-12 Marvell International Ltd. Device with mapping between non-programmable and programmable memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665426A (en) * 1970-10-07 1972-05-23 Singer Co Alterable read only memory organization
US3934227A (en) * 1973-12-05 1976-01-20 Digital Computer Controls, Inc. Memory correction system
JPS57155642A (en) * 1981-03-23 1982-09-25 Nissan Motor Co Ltd Computer capable of using correcting memory
JPS57189231A (en) * 1981-05-18 1982-11-20 Advantest Corp Data transferring system
DE3137152A1 (de) * 1981-09-18 1983-04-14 Robert Bosch Gmbh, 7000 Stuttgart Speicher-korrektureinheit
JPS58223848A (ja) * 1982-06-23 1983-12-26 Oki Electric Ind Co Ltd マイクロプロセツサ
JPS60145596A (ja) * 1984-01-09 1985-08-01 Nec Corp マスクｒｏｍのプログラム制御装置
JPS60243795A (ja) * 1984-05-17 1985-12-03 シャープ株式会社 電子レジスタの変更プログラム設定装置
US4796233A (en) * 1984-10-19 1989-01-03 Fujitsu Limited Bipolar-transistor type semiconductor memory device having redundancy configuration
EP0179949A1 (de) * 1984-10-29 1986-05-07 Robert Neumeier Ballon-Zusatzvorrichtung
JPS61210600A (ja) * 1985-03-14 1986-09-18 Fanuc Ltd マスクｒｏｍに記憶されたプログラムの一部修正装置
DE3518964A1 (de) * 1985-05-25 1986-11-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges
JPS6214399A (ja) * 1985-07-12 1987-01-22 Fujitsu Ltd 半導体記憶装置
JPS6252635A (ja) * 1985-08-31 1987-03-07 Fujitsu Ltd デ−タ変換方式
US4802119A (en) * 1987-03-17 1989-01-31 Motorola, Inc. Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799144A (en) * 1996-05-31 1998-08-25 Mitsubishi Denki Kabushiki Kaisha Microcomputer for resolving problems found in a program stored in a ROM

Also Published As

Publication number Publication date
KR930000096B1 (ko) 1993-01-08
KR890015123A (ko) 1989-10-28
US5051897A (en) 1991-09-24
DE3900187A1 (de) 1989-09-28

Similar Documents

Publication Publication Date Title
JPH01232447A (ja) シングル・チップ・マイクロコンピュータ
JP4312272B2 (ja) 内部メモリへのアクセスを制限するマイクロコントローラ
US4926318A (en) Micro processor capable of being connected with a coprocessor
JP3563768B2 (ja) Ｒｏｍプログラム変更装置
JP2004046453A (ja) シングルチップマイクロコンピュータおよびそのブート領域切り替え方法
JP2000163268A (ja) コンピュータ
JP2000194551A (ja) フラッシュメモリ書換え回路
KR100458100B1 (ko) 정보 처리 장치
US20060053350A1 (en) Semiconductor circuit device and method of detecting runaway
JPH04280334A (ja) ワンチップマイクロコンピュータ
US6029210A (en) Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state
JPS6362778B2 (ja)
JPS6285372A (ja) マルチプロセツサシステムにおけるコンペアアンドスワツプ方式
JP2005025599A (ja) 画像処理装置
JPS63249206A (ja) プログラマブルコントロ−ラ
JPH05225361A (ja) レジスタ書換え方式
JP2850377B2 (ja) マイクロコンピュータ
JPH0426913Y2 (ja)
JPS6117474Y2 (ja)
JPH10247187A (ja) １チップマイクロコンピュータ
JP2978008B2 (ja) メモリ管理方式
JP2597156Y2 (ja) 評価用マイクロコンピュータ
JP3127737B2 (ja) ディジタル信号処理装置
JPS6011935A (ja) 動作モ−ド表示装置
JPH0312747A (ja) マイクロプロセッサ診断方式