JPS6285372A - マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 - Google Patents
マルチプロセツサシステムにおけるコンペアアンドスワツプ方式Info
- Publication number
- JPS6285372A JPS6285372A JP22611585A JP22611585A JPS6285372A JP S6285372 A JPS6285372 A JP S6285372A JP 22611585 A JP22611585 A JP 22611585A JP 22611585 A JP22611585 A JP 22611585A JP S6285372 A JPS6285372 A JP S6285372A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- data
- signal line
- processor
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサシステムにおける共有記憶ア
クセス方式に関し、特にコンペアアンドスワップ方式に
関する。
クセス方式に関し、特にコンペアアンドスワップ方式に
関する。
一般に、記憶装置を複数のプロセッサで共用するマルチ
プロセッサシステムでは、共有記憶装置上の共有資源を
複数のプロセンサが同時に且つ無条件でアクセスしない
ようにする為に、排他制御が行なわれている。
プロセッサシステムでは、共有記憶装置上の共有資源を
複数のプロセンサが同時に且つ無条件でアクセスしない
ようにする為に、排他制御が行なわれている。
この排他制御の方式には各種のものが知られているが、
その中の一つにコンベアアンドスワンブ方式と呼ばれる
方式がある。この方式は、共有記憶装置上のある資源を
利用しようとするブロモ。
その中の一つにコンベアアンドスワンブ方式と呼ばれる
方式がある。この方式は、共有記憶装置上のある資源を
利用しようとするブロモ。
すは、先ず共有記憶装置上の指定したアドレスから始ま
る固定バイト長（通常４ハイド又は８バイ日の領域（共
有記憶領域）のデータと、自プロセッサで用意した同一
バイト長の比較用データとを比較し、一致している場合
は自プロセッサによるアクセスが可能と判断して他のプ
ロセッサからの同一資源に対するアクセスを禁止するた
めに同一バイト長の書込みデータで共有記憶領域の内容
を書き換え、一致していない場合は書き換えを行なわな
いようにする方式である。なお、上記共有記憶領域の読
出し動作と書き換え動作の間は他プロセツサによる共有
記憶領域へのアクセスは禁止されるので、共有記憶領域
のデータを書き換えるのは唯一のプロセッサに限定され
る。共有記憶領域への書き換えに成功したか否かはコン
ディションコード等によりプログラムで判定可能であり
、成功した場合のみシステム資源の参照や更新を行ない
、その後、コンペアアンドスワップ機能によって書き換
えた共有記憶領域のデータを最初の値に戻すことによゲ
てシステム資源の排他的な参照。
る固定バイト長（通常４ハイド又は８バイ日の領域（共
有記憶領域）のデータと、自プロセッサで用意した同一
バイト長の比較用データとを比較し、一致している場合
は自プロセッサによるアクセスが可能と判断して他のプ
ロセッサからの同一資源に対するアクセスを禁止するた
めに同一バイト長の書込みデータで共有記憶領域の内容
を書き換え、一致していない場合は書き換えを行なわな
いようにする方式である。なお、上記共有記憶領域の読
出し動作と書き換え動作の間は他プロセツサによる共有
記憶領域へのアクセスは禁止されるので、共有記憶領域
のデータを書き換えるのは唯一のプロセッサに限定され
る。共有記憶領域への書き換えに成功したか否かはコン
ディションコード等によりプログラムで判定可能であり
、成功した場合のみシステム資源の参照や更新を行ない
、その後、コンペアアンドスワップ機能によって書き換
えた共有記憶領域のデータを最初の値に戻すことによゲ
てシステム資源の排他的な参照。
更新を実現している。
ところで、上述した従来のコンペアアンドスワップ方式
では、比較するデータのバイト長が固定であるために、
その固定バイト長の中に比較用データが作成できないフ
ィールドが存在するような場合にはコンペアアンドスワ
ップ方式を適用できず、比較用データの全てのフィール
ドが作成できるような限定された場合にしか適用できな
いという著しい欠点を持っていた。
では、比較するデータのバイト長が固定であるために、
その固定バイト長の中に比較用データが作成できないフ
ィールドが存在するような場合にはコンペアアンドスワ
ップ方式を適用できず、比較用データの全てのフィール
ドが作成できるような限定された場合にしか適用できな
いという著しい欠点を持っていた。
比較用データの全てのフィールドを作成できない例とし
ては、例えば第３図に示すような形式の計数型セマフォ
９０が共存記憶領域に格納されている場合があげられる
。この計数型セマフォ９０は、セマフォ計数値９０１と
最終セマフォ使用プロセス識別名９０２のフィールドか
ら構成されており、排他的に参照、更新されなくてはな
らないとすると、セマフォ計数値９０１はそのセマフォ
が成るプロセスにより使用されていない通常の場合、値
「０」であるから比較用データのうちセマフォ計数値９
０１に対応するフィールドは作成可能であるが、セマフ
ォ使用プロセス識別名９０２の値は一般には予測できな
い。よって、このような場合はコンペアアンドスワップ
方式を使用することができない。
ては、例えば第３図に示すような形式の計数型セマフォ
９０が共存記憶領域に格納されている場合があげられる
。この計数型セマフォ９０は、セマフォ計数値９０１と
最終セマフォ使用プロセス識別名９０２のフィールドか
ら構成されており、排他的に参照、更新されなくてはな
らないとすると、セマフォ計数値９０１はそのセマフォ
が成るプロセスにより使用されていない通常の場合、値
「０」であるから比較用データのうちセマフォ計数値９
０１に対応するフィールドは作成可能であるが、セマフ
ォ使用プロセス識別名９０２の値は一般には予測できな
い。よって、このような場合はコンペアアンドスワップ
方式を使用することができない。
本発明はこのように比較データが作成できないフィール
ドが存在する場合にもコンペアアンドスワップ方式によ
る排他制御が可能なようにすることを目的とする。
ドが存在する場合にもコンペアアンドスワップ方式によ
る排他制御が可能なようにすることを目的とする。
本発明は上記目的を達成するために、他のブロモ、すと
共用する共存記憶装置上の共存資源をアクセスする際に
、前記共有記憶装置上の所定の領域に格納されたデータ
と自プロセッサで用意した比較用データとを比較し、所
定の比較結果が得られたときに限り前記所定の領域に格
納されたデータを自プロセッサの所定のデータで書き換
えて前記共有資源をアクセスするように構成されたマル
チプロセッサシステムにおけるコンペアアンドスワップ
方式において、 前記所定の領域に格納されたデータと自プロセッサで用
意した比較用データとの比較すべきフィールドを指示す
る比較マスクデータを格納する比較マスクデータ保持手
段と、 前記所定の領域に格納されたデータと前記自プロセッサ
で用意された比較用データとを前記比較マスクデータ保
持手段に保持された比較マスクデータの内容に従って比
較する比較手段とを設け、該比較手段の比較結果に従っ
て前記所定の領域に格納されたデータの書き換え処理の
実行可否を制御するように構成する。
共用する共存記憶装置上の共存資源をアクセスする際に
、前記共有記憶装置上の所定の領域に格納されたデータ
と自プロセッサで用意した比較用データとを比較し、所
定の比較結果が得られたときに限り前記所定の領域に格
納されたデータを自プロセッサの所定のデータで書き換
えて前記共有資源をアクセスするように構成されたマル
チプロセッサシステムにおけるコンペアアンドスワップ
方式において、 前記所定の領域に格納されたデータと自プロセッサで用
意した比較用データとの比較すべきフィールドを指示す
る比較マスクデータを格納する比較マスクデータ保持手
段と、 前記所定の領域に格納されたデータと前記自プロセッサ
で用意された比較用データとを前記比較マスクデータ保
持手段に保持された比較マスクデータの内容に従って比
較する比較手段とを設け、該比較手段の比較結果に従っ
て前記所定の領域に格納されたデータの書き換え処理の
実行可否を制御するように構成する。
比較用データの全てのフィールドを作成できない場合、
作成できないフィールドをマスクするような比較マスク
データを比較マスクデータ保持手段に格納すれば、その
フィールドは比較の対象から外され、他のフィールドの
比較結果のみに応じて共有記憶領域に格納されたデータ
の書き換え処理の実行可否を制御できる。
作成できないフィールドをマスクするような比較マスク
データを比較マスクデータ保持手段に格納すれば、その
フィールドは比較の対象から外され、他のフィールドの
比較結果のみに応じて共有記憶領域に格納されたデータ
の書き換え処理の実行可否を制御できる。
第２図は本発明のマルチプロセッサシステムの実施例を
示すブロック図である。このマルチプロセッサシステム
は、二つのブロセ、す１，３と、二つの共有記憶アクセ
ス制御部２．４と、共有記憶装置５とから構成されてお
り、プロセッサｌと共有記憶アクセス制御部２間は信号
線１２０〜１２３により、プロセッサ３と共有記憶アク
セス制御部４間は信号線３４０〜３４３により、共有記
憶アクセス制御部２と共有記憶装置５間は信号線２５０
〜２５３゜５２０により、共有記憶アクセス制御部４と
共有記憶装置５間は信号線４５０〜４５３，５４０によ
り、共有記憶アクセス制御部２と共有記憶アクセス制御
部４間は信号線２４０．４２０によりそれぞれ接続され
ている。
示すブロック図である。このマルチプロセッサシステム
は、二つのブロセ、す１，３と、二つの共有記憶アクセ
ス制御部２．４と、共有記憶装置５とから構成されてお
り、プロセッサｌと共有記憶アクセス制御部２間は信号
線１２０〜１２３により、プロセッサ３と共有記憶アク
セス制御部４間は信号線３４０〜３４３により、共有記
憶アクセス制御部２と共有記憶装置５間は信号線２５０
〜２５３゜５２０により、共有記憶アクセス制御部４と
共有記憶装置５間は信号線４５０〜４５３，５４０によ
り、共有記憶アクセス制御部２と共有記憶アクセス制御
部４間は信号線２４０．４２０によりそれぞれ接続され
ている。
第１図は共有記憶アクセス制御部２の実施例のブロック
図であり、共有記憶アクセス制御部４も同様な構成とす
ることができる。この共有記憶アクセス制御部２は、同
図に示すようにデコード手段２０と、アクセス禁止手段
２１と、続出しデータ保持手段２２と、比較データ保持
手段２３と、比較マスクデータ保持手段２４と、比較手
段２５と、書込みデータ保持手段２６と、アドレス保持
手段２７と、アンド回路２８とから構成されている。こ
こで、アドレス保持手段２７．書込みデータ保持手段２
６．比較データ保持手段２３．読出しデータ保持手段２
２は各々４バイト幅のレジスタで構成され、比較マスク
データ保持手段２４はその４バイトレジスタの各１バイ
トにそれぞれ１ビツトが対応する計４ビットのレジスタ
で構成され、実際に比較するバイトに対応するビットに
は値「１」を、比較しないバイトに対応するビットには
値「０」を設定するものとする。
図であり、共有記憶アクセス制御部４も同様な構成とす
ることができる。この共有記憶アクセス制御部２は、同
図に示すようにデコード手段２０と、アクセス禁止手段
２１と、続出しデータ保持手段２２と、比較データ保持
手段２３と、比較マスクデータ保持手段２４と、比較手
段２５と、書込みデータ保持手段２６と、アドレス保持
手段２７と、アンド回路２８とから構成されている。こ
こで、アドレス保持手段２７．書込みデータ保持手段２
６．比較データ保持手段２３．読出しデータ保持手段２
２は各々４バイト幅のレジスタで構成され、比較マスク
データ保持手段２４はその４バイトレジスタの各１バイ
トにそれぞれ１ビツトが対応する計４ビットのレジスタ
で構成され、実際に比較するバイトに対応するビットに
は値「１」を、比較しないバイトに対応するビットには
値「０」を設定するものとする。
次に、第１図のプロセッサ１が共有記憶装置５をアクセ
スする場合を例にとり本実施例の動作を説明する。尚、
コンペアアンドスワップを行なう共有記憶装置５のデー
タは、第３図に示した計数型セマフォ９０とし、セマフ
ォ計数値９０１．最終セマフォ使用プロセス識別名９０
２が共に２バイトとする。
スする場合を例にとり本実施例の動作を説明する。尚、
コンペアアンドスワップを行なう共有記憶装置５のデー
タは、第３図に示した計数型セマフォ９０とし、セマフ
ォ計数値９０１．最終セマフォ使用プロセス識別名９０
２が共に２バイトとする。
先ず、プロセッサ１は信号線１２１を介して計数型セマ
フォ９０のアドレスをアドレス保持手段２７に、信号！
１２２を介して書込みデータを書込みデータ保持手段２
６に、同じく信号線１２２を介して比較データ（１６進
数ｒｏ０００００００Ｊ ）を比較データ保持手段２３
に、信号線１２３を介して２進数ｒｌｌｏＯＪの比較マ
スクデータを比較マスクデータ保持手段２４にそれぞれ
格納する。
フォ９０のアドレスをアドレス保持手段２７に、信号！
１２２を介して書込みデータを書込みデータ保持手段２
６に、同じく信号線１２２を介して比較データ（１６進
数ｒｏ０００００００Ｊ ）を比較データ保持手段２３
に、信号線１２３を介して２進数ｒｌｌｏＯＪの比較マ
スクデータを比較マスクデータ保持手段２４にそれぞれ
格納する。
次にプロセッサｌは信号線１２０を介してコンベアアン
トスワンプリクエストをデコード手段２０へ伝える。こ
のとき、他の共有記憶アクセス制御部４から信号線４２
０を介してアクセス禁止指示がアクセス禁止手段２１に
送出されていれば、デコード手段２０はコンペアアンド
スワップリクエストを受付けずプロセッサｌのアクセス
は待たされる。一方、他の共有記憶アクセス制御部４か
らのアクセス禁止指示がアクセス禁止手段２１に送出さ
れていなければ、デコード手段２０は他の共有記憶アク
セス制御部４へ信号線２４０を介してアクセス禁止指示
を送出する。
トスワンプリクエストをデコード手段２０へ伝える。こ
のとき、他の共有記憶アクセス制御部４から信号線４２
０を介してアクセス禁止指示がアクセス禁止手段２１に
送出されていれば、デコード手段２０はコンペアアンド
スワップリクエストを受付けずプロセッサｌのアクセス
は待たされる。一方、他の共有記憶アクセス制御部４か
らのアクセス禁止指示がアクセス禁止手段２１に送出さ
れていなければ、デコード手段２０は他の共有記憶アク
セス制御部４へ信号線２４０を介してアクセス禁止指示
を送出する。
このアクセス禁止指示を送出すると、次にデコード手段
２０は、共有記憶装置５に対して信号′４１Ａ２５０を
介して読出し指示を送出し、これと同時に信号ｍ２５２
を介して読出しアドレスを主記憶装置５に送出させる。
２０は、共有記憶装置５に対して信号′４１Ａ２５０を
介して読出し指示を送出し、これと同時に信号ｍ２５２
を介して読出しアドレスを主記憶装置５に送出させる。
これに対する共有記憶装置５からの読出しデータである
計数型セマフォ９０の内容は信号線５２０を介して読出
しデータ保持手段２２に格納される。
計数型セマフォ９０の内容は信号線５２０を介して読出
しデータ保持手段２２に格納される。
比較手段２５は、比較マスクデータ保持手段２４で値ｒ
ｌＪのビットに対応したバイトのみの比較を行ない、一
致していれば、信号線２５１に値「１」を送出する。今
、比較データの上位２バイトは、ｒ ００００ Ｊであ
り、セマフォ計数値９０１がｒ ００００ Ｊ（つまり
使用しているプロセスが無い状Ｂ）ならば、一致が検出
される。
ｌＪのビットに対応したバイトのみの比較を行ない、一
致していれば、信号線２５１に値「１」を送出する。今
、比較データの上位２バイトは、ｒ ００００ Ｊであ
り、セマフォ計数値９０１がｒ ００００ Ｊ（つまり
使用しているプロセスが無い状Ｂ）ならば、一致が検出
される。
デコード手段２０は、上記比較手段２５の出力が確定し
たタイミングにおいて共有記憶装置５に対し信号線２０
１を介して書込み指示を送出し、また信号線２５２を介
して書込みアドレスと、信号線２５３を介して書込みデ
ータをそれぞれアドレス保持手段２７．書込みデータ保
持手段２６から送出させる。
たタイミングにおいて共有記憶装置５に対し信号線２０
１を介して書込み指示を送出し、また信号線２５２を介
して書込みアドレスと、信号線２５３を介して書込みデ
ータをそれぞれアドレス保持手段２７．書込みデータ保
持手段２６から送出させる。
信号線２０１の書込み指示は、アンド回路２８において
信号線２５１上の比較手段２５の比較結果と論理積がと
られ、その論理積信号が信号線２８１に送出される。従
って、比較手段２５の出力がｒｌＪのときに限り、共存
記憶装置５の計数型セマフォ９０の書き換えが行なわれ
る。
信号線２５１上の比較手段２５の比較結果と論理積がと
られ、その論理積信号が信号線２８１に送出される。従
って、比較手段２５の出力がｒｌＪのときに限り、共存
記憶装置５の計数型セマフォ９０の書き換えが行なわれ
る。
このように動作することによって、比較マスクデータ保
持手段２４で値「０」に対応したバイトは比較の対象と
ならないので、比較データ保持手段２３の下位２バイト
は無視され、最終セマフォ使用プロセス識別名９０２に
かかわりなく、コンペアアンドスワップ方式を使用する
ことができる。
持手段２４で値「０」に対応したバイトは比較の対象と
ならないので、比較データ保持手段２３の下位２バイト
は無視され、最終セマフォ使用プロセス識別名９０２に
かかわりなく、コンペアアンドスワップ方式を使用する
ことができる。
〔発明の効果］
以上説明したように、本発明によれば、コンペアアンド
スワップ方式において比較するデータの任意のフィール
ドをマスクすることができるから、比較データが作成で
きないフィールドが存在してもコンペアアンドスワップ
方式を使用することができ、コンペアアンドスワップ方
式の適用範囲を拡大することができる効果がある。
スワップ方式において比較するデータの任意のフィール
ドをマスクすることができるから、比較データが作成で
きないフィールドが存在してもコンペアアンドスワップ
方式を使用することができ、コンペアアンドスワップ方
式の適用範囲を拡大することができる効果がある。
【図面の簡単な説明】
第１図は共有記憶アクセス制御部２の実施例のブロック
図、 第２図は本発明を適用したマルチプロセッサシステムの
一例を示すブロック図および、第３図は計数型セマフォ
の説明図である。 図において、１．３はプロセッサ、２，４は共有記憶ア
クセス制御部、５は共有記憶装置、２０はデコード手段
、２１はアクセス禁止手段、２２は続出しデータ保持手
段、２３は比較データ保持手段、２４は比較マスクデー
タ保持手段、２５は比較手段、２６は書込みデータ保持
手段、２７はアドレス保持手段、２８はアンド回路であ
る。
図、 第２図は本発明を適用したマルチプロセッサシステムの
一例を示すブロック図および、第３図は計数型セマフォ
の説明図である。 図において、１．３はプロセッサ、２，４は共有記憶ア
クセス制御部、５は共有記憶装置、２０はデコード手段
、２１はアクセス禁止手段、２２は続出しデータ保持手
段、２３は比較データ保持手段、２４は比較マスクデー
タ保持手段、２５は比較手段、２６は書込みデータ保持
手段、２７はアドレス保持手段、２８はアンド回路であ
る。
Claims (1)
- 【特許請求の範囲】 他のプロセッサと共用する共有記憶装置上の共有資源を
アクセスする際に、前記共有記憶装置上の所定の領域に
格納されたデータと自プロセッサで用意した比較用デー
タとを比較し、所定の比較結果が得られたときに限り前
記所定の領域に格納されたデータを自プロセッサの所定
のデータで書き換えて前記共有資源をアクセスするよう
に構成されたマルチプロセッサシステムにおけるコンペ
アアンドスワップ方式において、 前記所定の領域に格納されたデータと自プロセッサで用
意した比較用データとの比較すべきフィールドを指示す
る比較マスクデータを格納する比較マスクデータ保持手
段と、 前記所定の領域に格納されたデータと前記自プロセッサ
で用意された比較用データとを前記比較マスクデータ保
持手段に保持された比較マスクデータの内容に従って比
較する比較手段とを設け、該比較手段の比較結果に従っ
て前記所定の領域に格納されたデータの書き換え処理の
実行可否を制御するようにしたことを特徴とするマルチ
プロセッサシステムにおけるコンペアアンドスワップ方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22611585A JPS6285372A (ja) | 1985-10-09 | 1985-10-09 | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22611585A JPS6285372A (ja) | 1985-10-09 | 1985-10-09 | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285372A true JPS6285372A (ja) | 1987-04-18 |
Family
ID=16840067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22611585A Pending JPS6285372A (ja) | 1985-10-09 | 1985-10-09 | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285372A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301657A (ja) * | 1993-02-22 | 1994-10-28 | Internatl Business Mach Corp <Ibm> | 並行管理方法 |
| JP2009134771A (ja) * | 2005-12-01 | 2009-06-18 | Sony Computer Entertainment Inc | 特定のプロセッサを使ってアトミックなコンペア・アンド・スワップ命令を実行するための技術 |
| US7940706B2 (en) | 2001-10-01 | 2011-05-10 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| JP2012531682A (ja) * | 2009-12-22 | 2012-12-10 | インテル・コーポレーション | Ｓｉｍｄベクトルの同期 |
| JP2020506483A (ja) * | 2017-02-08 | 2020-02-27 | エイアールエム リミテッド | コンペアアンドスワップトランザクション |
-
1985
- 1985-10-09 JP JP22611585A patent/JPS6285372A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301657A (ja) * | 1993-02-22 | 1994-10-28 | Internatl Business Mach Corp <Ibm> | 並行管理方法 |
| US9253046B2 (en) | 1998-09-10 | 2016-02-02 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US9565013B2 (en) | 1998-09-10 | 2017-02-07 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US9860315B2 (en) | 1998-09-10 | 2018-01-02 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US7940706B2 (en) | 2001-10-01 | 2011-05-10 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US8341188B2 (en) | 2001-10-01 | 2012-12-25 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| US10491675B2 (en) | 2001-10-01 | 2019-11-26 | International Business Machines Corporation | Controlling the state of duplexing of coupling facility structures |
| JP2009134771A (ja) * | 2005-12-01 | 2009-06-18 | Sony Computer Entertainment Inc | 特定のプロセッサを使ってアトミックなコンペア・アンド・スワップ命令を実行するための技術 |
| JP2012531682A (ja) * | 2009-12-22 | 2012-12-10 | インテル・コーポレーション | Ｓｉｍｄベクトルの同期 |
| JP2014059902A (ja) * | 2009-12-22 | 2014-04-03 | Intel Corp | Ｓｉｍｄベクトルの同期 |
| US8996845B2 (en) | 2009-12-22 | 2015-03-31 | Intel Corporation | Vector compare-and-exchange operation |
| JP2020506483A (ja) * | 2017-02-08 | 2020-02-27 | エイアールエム リミテッド | コンペアアンドスワップトランザクション |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6133218B2 (ja) | ||
| EP0431326A2 (en) | Inter-processor interrupts in an n-element multi-processor | |
| US4670836A (en) | Device for detecting an overlap of operands to be accessed | |
| JPS6285372A (ja) | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JP3381079B2 (ja) | キャッシュメモリを用いた排他制御システム | |
| JP4122968B2 (ja) | 共通資源へのアクセス方式、共通資源へのアクセス方法、及びプログラム | |
| JP3585510B2 (ja) | プログラム実行管理装置及びプログラム実行管理方法 | |
| JPH05134930A (ja) | メモリ保護装置 | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPH059815B2 (ja) | ||
| JPH06139084A (ja) | 情報処理装置 | |
| JPS6215644A (ja) | キヤツシユメモリ制御回路 | |
| JP2973227B2 (ja) | 排他制御命令実行方法 | |
| JPH03127126A (ja) | 情報処理装置 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPS62274445A (ja) | マイクロ・コンピユ−タ・システムにおける特権保護方式 | |
| JPS61165155A (ja) | 記憶キ−アクセス制御方式 | |
| JPH02132548A (ja) | 並列プロセツサのデバツグ支援方式 | |
| JPS6115235A (ja) | 中央処理装置 | |
| JPS626329A (ja) | デ−タ転送回路 | |
| JPH0154729B2 (ja) | ||
| JPS6034144B2 (ja) | 記憶装置アクセスのロック方式 |