JPH012331A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH012331A
JPH012331A JP62-158226A JP15822687A JPH012331A JP H012331 A JPH012331 A JP H012331A JP 15822687 A JP15822687 A JP 15822687A JP H012331 A JPH012331 A JP H012331A
Authority
JP
Japan
Prior art keywords
resin
electrode
lsi chip
conductor wiring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62-158226A
Other languages
English (en)
Other versions
JPH084101B2 (ja
JPS642331A (en
Inventor
博昭 藤本
畑田 賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62158226A priority Critical patent/JPH084101B2/ja
Priority claimed from JP62158226A external-priority patent/JPH084101B2/ja
Publication of JPH012331A publication Critical patent/JPH012331A/ja
Publication of JPS642331A publication Critical patent/JPS642331A/ja
Publication of JPH084101B2 publication Critical patent/JPH084101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関し、特にマイクロ
コンピュータや、ゲートアレイ等の多電極、狭ビッヂの
I、Slチップの実装に関するものである。
従来の技術 従来の技術を第3図とともに説明する。
まず第3図aに示す様に、セラミック、ガラス等よりな
る配線基板14の導体配線15を有する面に、接続樹脂
13を塗布する。導体配線15は、Cr−Au、Ae 
、ITO等であり、接続樹脂13は熱硬化あるいは紫外
線硬化のエポキシ。
アクリル等である。接続樹脂13の塗布方法はディスペ
ンス、印刷、スタンプ法等を用いるが、塗布量が非常に
微量である為、制御が困難であり、バラツキが大きい。
次に、第3図すに示す様に、Ae、Au等よりなる電極
12有したLSIチップ11′を、電極12と導体配線
15が一致する様に配線基板14の接続樹脂13が塗布
された領域に設置し加圧ツール16にてLSIチップ1
1′を加圧する。この時、接続樹脂13は周囲に押し出
され、LSIチップ11′の電極12と導体配線15は
電気的に接触する。この時、接続樹脂13の塗布量の制
御が悪く、多くなった場合は、第3図すに示す様に、L
SIチップ11′の周囲にはみ出した接続樹脂13は、
加圧ツール16にまで達し、後の加圧ツール16の解除
時に、不良をきたし歩留りが低下する。次に加圧ツール
16をLSIチップ11′を加圧した状態で、接続樹脂
13を硬化し、第3図Cに示す様に、加圧ツール16を
解除する。この時、LSIチップ11°は配線基板14
に接続樹脂13により固着されるとともに、LSIチッ
プ11゛の電極12と導体配線15は接触により電気的
に接続される。
接続樹脂13の硬化は、配線基板14がガラス等の透明
基板の場合は、紫外線硬化し、熱硬化の接続樹脂13を
用いた場合は、加圧ツール16に加熱機構を設け、加熱
硬化する。
発明が解決しようとする問題点 前述した従来の技術では、接続樹脂の形成方法として液
状樹脂を配線基板に塗布する方法を用いている為、次に
示す問題点がある。
1) 樹脂の塗布量が非常に微量である為、制御が困難
となり、その結果、塗布量が多い場合は、LSIチップ
の周辺に多量にはみ出し、加圧ツールに付着し歩留りの
低下をきたす。
2)  LSIチップの周辺の樹脂量が多い場合は、L
SIチップ周辺での接続樹脂の熱応力が大となり、耐熱
衝撃性が劣化し信頼性が低い。
3) 塗布量が少ない場合は、LSIチップ全面に接続
樹脂が形成されず、接続不良が生じる。
4) 同一基板に複数のLSIチップを搭載する場合に
、LSIチップ周辺の樹脂のはみ出しが多いと隣接する
チップとの間隔を大きくする必要がある為、実装密度が
低下する。
5) 塗布量を比較的精度よくする方法として、印刷法
があるが、樹脂の粘度に制約がある為、適用範囲が狭い
問題点を解決するための手段 本発明は前記問題点を解決するために、接続樹脂の形成
を、半導体ウェハーにスピンコードにより行い、その後
、LSIチップに分割し、LSIチップ上の接続樹脂で
配線基板に固着、接続するものである。
作   用 接続樹脂の形成を、半導体ウエノぐ−にスピンコードす
る方法を用いている為、接続樹脂の量が非常に精度よ(
コントロールでき、歩留り及び信頼性が向上する。
実施例 本発明の一実施例を、第1図、第2図と共に説明する。
まず第1図a、bに示す様に、半導体ウェハー1の電極
2を有する面に、接続樹脂3をスピンナー等を用いてコ
ートする。電極2はAu、Ae等よりなり厚みは0.5
〜10μ程度である。接続樹脂3は、熱硬化、紫外線硬
化あるいは熱可そ性の樹脂であり、熱硬化、紫外線硬化
の場合はエポキシ、アクリル等であり、熱可そ性の場合
はポリウレタンやFEPを用いる。コートの次は、熱硬
化の場合はBステージ、紫外線硬化の場合は溶剤のみ蒸
発させブリベータの状態とする。熱可そ性の場合は、デ
ィスバージョン液を用い加熱処理する。接続樹脂3の厚
みは、1〜15μ程度である。電極2がAeの場合は、
次の配線基板との接続においてAt酸化膜による接触抵
抗の増大を防ぐ為に、ドライエッチ等によりAt酸化膜
を除去した直後に、真性なAe表面をもった電極2上に
接続樹脂3を塗布する。電極2のAe表面は、接続樹脂
3によって酸化膜の生成を防ぐことができる。次に、第
1図Cに示す様に、半導体ウェハー1を、ダイシングや
スクライブ等により切断分割し、接続樹脂3を有したL
SIデツプ1′を得る。次に、第2図aに示す様に、C
r  A u +  ITo、Cu等よりなる導体配線
5を有した配線基板4の導体配線5と電極2を一致させ
、LSIチップ1′を配線基板4に設置する。配線基板
4はセラミック、ガラス、ポリイミド等よりなりその厚
みは、0.1〜2.0m程度である。
次に第2図すの様に加圧ツール6にて、LSIチップ1
′を加圧する。この時、接続樹脂3が熱硬化あるいは熱
可そ性の場合は、加圧ツール6に加熱機構を設け、LS
Iチップ1′を加熱し、接続樹脂を一旦溶融させる。ま
た、紫外線硬化の場合は、常温で加圧する。この時、L
SIチップ1′の電極2上の接続樹脂3は、周囲に押し
出され、電極2と導体配線5は電気的に接触する。この
時、接続樹脂3の量は精度よ(コントロールされている
為、従来の様に、加圧ツールへの付着や、不足による接
続不良は発生しない。
次に、LSIチップ1′を加圧ツール6で加圧した状態
で接続樹脂を硬化し、その後、第2図Cに示す様に、加
圧ツール6を解除し、LSIチップ1′を配線基板4に
固着するとともに、LSIチップ1′の電極2と導体配
線5を電気的に接続する。接続樹脂3の硬化は、加熱硬
化及び熱可そ性の場合は、加熱による硬化し、紫外線硬
化の場合は、配線基板4に透明性のものを用い、紫外線
照射する。いずれも1〜5秒程度で硬化は終了する。
発明の効果 以上のように本発明では、接続樹脂の形成を、分割前の
半導体ウェハー上に行うため、次に示す効果がある。
1)  LSIチップの実装時に接続樹脂を配線基板に
塗布する工程がないため、実装コストが安い。
2)  [な接続樹脂を精度ヨクコントロールできるた
め、従来の様に、加圧ツールへの付着や樹脂不足による
接続不良の発生がな(歩留りが高い。
3)  LSIチップ周辺へのはみ出しを非常に少なく
できるため、耐熱衝撃性が向上し信頼性が高い。
4) マルチチップの場合、隣接するチップとの間隔を
非常に狭くできるため、実装密度が高い。
5)  LSIチップの電極がAeの場合は、接続樹脂
によって負性なAe表面が保たれているため、非常に低
い接触抵抗となり、電極の表面処理を必要としない通常
のLSIチップを用いることができる。
【図面の簡単な説明】
第1図は本発明の一実施例方法における半導体ウェハー
に接続樹脂を塗布する工程を説明するための工程断面図
、第2図は同チップ実装の工程断面図、第3図は従来の
実装技術の工程断面図である。 l・・・・・・半導体ウェハー、1′・・・・・・LS
Iチップ、2・・・・・・電極、3・・・・・・接続樹
脂、4・・・・・・配線基板、5・・・・・・導体配線
、6・・・・・・加圧ツール。 代理人の氏名 弁理士 中尾敏男 ほか1名第3図 I3・・・1!Icぜ厨陥

Claims (1)

    【特許請求の範囲】
  1.  半導体素子が形成されたウェハーの電極を有する面に
    絶縁性樹脂を塗布する工程と、前記ウェハーを半導体素
    子単位に分割する工程と、導体配線を有する絶縁基板の
    前記導体配線と前記半導体素子の電極を一致させ、前記
    半導体素子を前記絶縁基板に押し当て、前記導体配線と
    前記半導体素子の電極を接触させる工程と、前記絶縁性
    樹脂を硬化させ前記半導体素子を前記絶縁基板に固着す
    るとともに、前記導体配線と前記半導体素子の電極を電
    気的に接続する工程を備えてなる半導体装置の製造方法
JP62158226A 1987-06-25 1987-06-25 半導体装置の製造方法 Expired - Fee Related JPH084101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62158226A JPH084101B2 (ja) 1987-06-25 1987-06-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62158226A JPH084101B2 (ja) 1987-06-25 1987-06-25 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPH012331A true JPH012331A (ja) 1989-01-06
JPS642331A JPS642331A (en) 1989-01-06
JPH084101B2 JPH084101B2 (ja) 1996-01-17

Family

ID=15667035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62158226A Expired - Fee Related JPH084101B2 (ja) 1987-06-25 1987-06-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH084101B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452615A (ja) * 1990-06-20 1992-02-20 Asahi Optical Co Ltd ファインダー光学系
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
JP3626582B2 (ja) * 1997-10-24 2005-03-09 Necアクセステクニカ株式会社 電子機器のシーソーボタン装置
JP3818623B2 (ja) * 1999-09-21 2006-09-06 住友ベークライト株式会社 半導体装置の組立方法
JP4779269B2 (ja) * 2001-09-17 2011-09-28 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Lsiチツプボンデイング方法
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0638436B2 (ja) * 1985-02-22 1994-05-18 カシオ計算機株式会社 半導体ペレツトと基板の接合方法

Similar Documents

Publication Publication Date Title
JPH012331A (ja) 半導体装置の製造方法
JP2985640B2 (ja) 電極接続体及びその製造方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JPH0777227B2 (ja) 半導体装置の製造方法
JPH084101B2 (ja) 半導体装置の製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPS62132331A (ja) 半導体装置の製造方法
JPH02285650A (ja) 半導体装置及びその製造方法
JP2663649B2 (ja) マルチチップ実装方法
JPS62244143A (ja) 半導体素子の電気的接続方法
JPH02101753A (ja) 半導体チップの取付構造
JPH04302457A (ja) 混成集積回路基板の製造方法
JP3392593B2 (ja) ヒートシンクの実装構造
JPH01160029A (ja) 半導体装置
JPH06124952A (ja) 半導体チップのバンプ形成方法
JPH0482240A (ja) 半導体装置の製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2523641B2 (ja) 半導体装置
JPH04322439A (ja) 半導体装置の製造方法
JPS63240036A (ja) 半導体装置の製造方法
JP2797669B2 (ja) 半導体装置の製造方法
JPH0638437B2 (ja) 半導体ペレツトの接合方法
JPH04323838A (ja) 半導体素子の実装方法
JPH0671027B2 (ja) 半導体素子の実装方法