JPH01233793A - 多層混成集積回路基板 - Google Patents
多層混成集積回路基板Info
- Publication number
- JPH01233793A JPH01233793A JP63061705A JP6170588A JPH01233793A JP H01233793 A JPH01233793 A JP H01233793A JP 63061705 A JP63061705 A JP 63061705A JP 6170588 A JP6170588 A JP 6170588A JP H01233793 A JPH01233793 A JP H01233793A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- circuit board
- electrode
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract description 27
- 238000000034 method Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路パターンが形成された複数のグリーンシ
ートを順次積層し、該積層体を一体焼結してなる多層混
成集積回路基板に関し、特に該集積回路基板の小型化が
できるとともに、表面実装ができるようにした回路基板
の構造に関する。
ートを順次積層し、該積層体を一体焼結してなる多層混
成集積回路基板に関し、特に該集積回路基板の小型化が
できるとともに、表面実装ができるようにした回路基板
の構造に関する。
上記多層混成集積回路基板の一例として、従来、例えば
第4図に示す構造のものがある。この多層混成集積回路
基板20は、コンデンサ、抵抗等の回路パターン21が
形成されたシート基板22を順次積層して構成されてい
る。また、上記回路基板20の上面、下面に位置するシ
ート基板22の表面、裏面の縁部22aには、上記回路
パターン21からの導出パターンに接続された外部接続
用の電極ランド23が多数形成されており、該各電極ラ
ンド23には金属製の入力、出力端子24が半田付は接
続されている。各シート基板22には、各回路パターン
21を上、下方向に接続するための導通電極21aが形
成されており、さらに該導通電極21a同士を貫通し、
内面に導電膜を存するスルーホール25が形成されてい
る。
第4図に示す構造のものがある。この多層混成集積回路
基板20は、コンデンサ、抵抗等の回路パターン21が
形成されたシート基板22を順次積層して構成されてい
る。また、上記回路基板20の上面、下面に位置するシ
ート基板22の表面、裏面の縁部22aには、上記回路
パターン21からの導出パターンに接続された外部接続
用の電極ランド23が多数形成されており、該各電極ラ
ンド23には金属製の入力、出力端子24が半田付は接
続されている。各シート基板22には、各回路パターン
21を上、下方向に接続するための導通電極21aが形
成されており、さらに該導通電極21a同士を貫通し、
内面に導電膜を存するスルーホール25が形成されてい
る。
このような多層混成集積回路基板20を製造する場合は
、スラリー状のセラミックス材料をグリーンシート状に
形成し、これの上面にコンデンサ。
、スラリー状のセラミックス材料をグリーンシート状に
形成し、これの上面にコンデンサ。
抵抗等の回路パターンを形成した後、この回路パターン
が交互に位置するように上記各グリーンシートを積層し
、該積層体を圧着した後一体焼結し、しかる後入、出力
端子24を半田付は接続するようにしている。なお、上
記多層混成集積回路基板20においては、端子24を除
く部分を樹脂で被覆外装するが、この樹脂外装はどぶづ
け法により行うのが一般的であることから、上記電極ラ
ンド23をシート基板22aの一側辺縁に形成すること
により各端子24を同一方向に突出させる構造が採用さ
れている。
が交互に位置するように上記各グリーンシートを積層し
、該積層体を圧着した後一体焼結し、しかる後入、出力
端子24を半田付は接続するようにしている。なお、上
記多層混成集積回路基板20においては、端子24を除
く部分を樹脂で被覆外装するが、この樹脂外装はどぶづ
け法により行うのが一般的であることから、上記電極ラ
ンド23をシート基板22aの一側辺縁に形成すること
により各端子24を同一方向に突出させる構造が採用さ
れている。
しかしながら、上記従来の多層混成集積回路基板20は
、以下の問題点がある。
、以下の問題点がある。
■ 上記電極ランド23は全てシート基板22aの一側
辺縁に形成されていることから、該各電極ランド23に
回路パターン21からの導出パターンを接続するには、
各導出パターンを上記−側辺まで引き回して配線しなけ
ればならず、該導出パターン用配線面積が広くなる分だ
け回路基板2Oが大型化する。さらに上記電極ランド2
3を別個に形成している点からも基板が大型化する。
辺縁に形成されていることから、該各電極ランド23に
回路パターン21からの導出パターンを接続するには、
各導出パターンを上記−側辺まで引き回して配線しなけ
ればならず、該導出パターン用配線面積が広くなる分だ
け回路基板2Oが大型化する。さらに上記電極ランド2
3を別個に形成している点からも基板が大型化する。
■ また、上記回路基板20は端子24を突出させる構
造であることから、近年の電子機器の小型化、f!型化
に伴う部品の表面実装化の要請に応えられない。
造であることから、近年の電子機器の小型化、f!型化
に伴う部品の表面実装化の要請に応えられない。
■ さらに、上、下に位置するシート基板22の4通電
極21a同士をスルーホール25を介して接続する構造
であることから、特に回路パターンが集中している場合
、上記スルーホール25の配置場所の設定や該スルーホ
ール25を避けてのパターン形成が非常に困難となるこ
とから、回路パターンの形状が複雑となるとともに、配
線面積が拡大する。
極21a同士をスルーホール25を介して接続する構造
であることから、特に回路パターンが集中している場合
、上記スルーホール25の配置場所の設定や該スルーホ
ール25を避けてのパターン形成が非常に困難となるこ
とから、回路パターンの形状が複雑となるとともに、配
線面積が拡大する。
本発明は、上記従来の問題点を解決するためになされた
もので、導出パターンの引き回し及び電極ランドによる
配線面積の拡大を防止して回路パターンを簡略化するこ
とにより、回路基板を小型化できるとともに、端子を不
要にして表面実装化を実現できる多層混成集積回路基板
を提供することを目的としてい□る。
もので、導出パターンの引き回し及び電極ランドによる
配線面積の拡大を防止して回路パターンを簡略化するこ
とにより、回路基板を小型化できるとともに、端子を不
要にして表面実装化を実現できる多層混成集積回路基板
を提供することを目的としてい□る。
本発明は、回路パターンが形成された各グリーンシート
を順次積層した後、一体焼結するようにした多層混成集
積回路基板において、上記各回路パターンの各接続用電
極を導出パターンにより上記グリーンシートの端縁に導
出し、該回路基板の側面に導出された上記各接続用電極
に接続された側面電極を形成したことを特徴としている
。
を順次積層した後、一体焼結するようにした多層混成集
積回路基板において、上記各回路パターンの各接続用電
極を導出パターンにより上記グリーンシートの端縁に導
出し、該回路基板の側面に導出された上記各接続用電極
に接続された側面電極を形成したことを特徴としている
。
ここで、本発明の接続用電極とは、シート基板間の各回
路パターン同士を接続する導通電極、及び該回路パター
ンを外部配線に接続する入,出力電極の両方を含むが、
本発明では少なくともいずれか一方を端縁に導出し、側
面電極を形成すればよい。
路パターン同士を接続する導通電極、及び該回路パター
ンを外部配線に接続する入,出力電極の両方を含むが、
本発明では少なくともいずれか一方を端縁に導出し、側
面電極を形成すればよい。
本発明に係る多層混成集積回路基板によれば、各回路パ
ターンの接続用電極を導出パターンによってグリーンシ
ートの端縁に導出するとともに、側面電極を形成するこ
とにより導通電極同士を側面電極で導通させ、又は入,
出力電極を側面電極で外部に接続したので、この側面電
極が従来のスルーホールとして、又は入,出力端子とし
て作用することとなり、従来の金属製端子、スルーホー
ルを不要にできる。
ターンの接続用電極を導出パターンによってグリーンシ
ートの端縁に導出するとともに、側面電極を形成するこ
とにより導通電極同士を側面電極で導通させ、又は入,
出力電極を側面電極で外部に接続したので、この側面電
極が従来のスルーホールとして、又は入,出力端子とし
て作用することとなり、従来の金属製端子、スルーホー
ルを不要にできる。
従って、よ記回路基板をプリント基板上に実装する場合
は、上記入,出力電極が接続された側面電極とプリント
基板の配線とを直接接続すればよいから、表面実装化が
実現できる。
は、上記入,出力電極が接続された側面電極とプリント
基板の配線とを直接接続すればよいから、表面実装化が
実現できる。
また、上記表面実装化できたことにより一側辺縁に電極
ランドを設ける必要がなく、各接続用電極をシート基板
のいずれの側辺縁に4出してもよく、また側面電極によ
って各シート基板の回路パターン同士を接続したのでス
ルーホールが不要になり、これらの結果、導出パターン
の引き回しやスルーホールの配置位置等の問題を解消で
きるから、それだけ回路配線を簡素化できるとともに、
部品を小型化できる。
ランドを設ける必要がなく、各接続用電極をシート基板
のいずれの側辺縁に4出してもよく、また側面電極によ
って各シート基板の回路パターン同士を接続したのでス
ルーホールが不要になり、これらの結果、導出パターン
の引き回しやスルーホールの配置位置等の問題を解消で
きるから、それだけ回路配線を簡素化できるとともに、
部品を小型化できる。
C実施例〕
以下、本発明の実施例を図について説明する。
第1図ないし第3図は本発明の一実施例による多層混成
集積回路基板を説明するための図である。
集積回路基板を説明するための図である。
図において、■は多層混成集積回路基板である。
この回路基板1は、3枚の第1〜第3シート基板2a、
2b、2cを積層してなり、該各シート基板2a、2b
、2cの上面には、コンデンサ、抵抗等からなる回路パ
ターン3が形成されている。
2b、2cを積層してなり、該各シート基板2a、2b
、2cの上面には、コンデンサ、抵抗等からなる回路パ
ターン3が形成されている。
また、上記各シート基板2a、2b、2cには回路パタ
ーン3同士を接続するための接続用電極としての導通@
極6a、及び人力、出力電極6bがそれぞれ形成されて
おり、該各電極6a、6bは第1〜第3導出パターン4
a(実線)、4b(破線)、4c(−点鎖線)によって
各シート基板2a、 2b、2’Cの端縁部1aにそ
れぞれ導出されている。ここで、上記各導通電極6aの
導出位置は、互いに接続される回路パターン形状に応じ
て導出パターンの引き回し長さが短くなるよう適宜選択
され、また入力、出力電極6bの導出位置は外部回路の
パターン形状等によって適宜選択され、上記シート基板
2a、 2b、2Cの四側辺のいずれの場所でもよい
。
ーン3同士を接続するための接続用電極としての導通@
極6a、及び人力、出力電極6bがそれぞれ形成されて
おり、該各電極6a、6bは第1〜第3導出パターン4
a(実線)、4b(破線)、4c(−点鎖線)によって
各シート基板2a、 2b、2’Cの端縁部1aにそ
れぞれ導出されている。ここで、上記各導通電極6aの
導出位置は、互いに接続される回路パターン形状に応じ
て導出パターンの引き回し長さが短くなるよう適宜選択
され、また入力、出力電極6bの導出位置は外部回路の
パターン形状等によって適宜選択され、上記シート基板
2a、 2b、2Cの四側辺のいずれの場所でもよい
。
そして、上記回路基板1の側面の、上記導通電極6a、
入力、出力電極6b部分には側面を極5a〜5cが形成
されている。この側面電極5aは、第2図(δ)に示す
ように、上記第1.第2シート基板2a、2bの導通電
極6a同士を接続しており、これにより第1.第2シー
ト基板2a、2bの回路パターン3同士を導通接続して
いる。また、上記側面電極5bは、上記第1〜第3シー
ト基板22〜2cの導通量8i6a、ひいては回路パタ
ーン3同士を接続している。また、上記側面電極5cは
いずれかのシート基板の入,出力電極6bに接続されて
おり、これにより入,出力端子となって′いる。
入力、出力電極6b部分には側面を極5a〜5cが形成
されている。この側面電極5aは、第2図(δ)に示す
ように、上記第1.第2シート基板2a、2bの導通電
極6a同士を接続しており、これにより第1.第2シー
ト基板2a、2bの回路パターン3同士を導通接続して
いる。また、上記側面電極5bは、上記第1〜第3シー
ト基板22〜2cの導通量8i6a、ひいては回路パタ
ーン3同士を接続している。また、上記側面電極5cは
いずれかのシート基板の入,出力電極6bに接続されて
おり、これにより入,出力端子となって′いる。
次に本実施例の作用効果について説明する。
まず、本実施例の多層混成集積回路基板1の製造方法に
ついて簡単に説明する。
ついて簡単に説明する。
第3図に示すように、スラリー状のセラミックス材料を
ドクターブレード法によりグリーンシート10状に形成
し、これの上面にコンデンサ、抵抗、コイルからなる回
路パターン3.導出パターン4a、導通電極6a及び入
,出力電極6bを蒸着、スパッタリング、あるいはスク
リーン印刷により形成する0次に、上記回路パターン3
が交互に位置するように上記グリーンシート10を積層
して積層体11を形成し、これを積層方向に圧着する。
ドクターブレード法によりグリーンシート10状に形成
し、これの上面にコンデンサ、抵抗、コイルからなる回
路パターン3.導出パターン4a、導通電極6a及び入
,出力電極6bを蒸着、スパッタリング、あるいはスク
リーン印刷により形成する0次に、上記回路パターン3
が交互に位置するように上記グリーンシート10を積層
して積層体11を形成し、これを積層方向に圧着する。
そして、上記積層体11の各側辺縁部を切断!!Aに沿
って積層方向にブレイク(カット)する、これにより、
上記積層体11の側面には、各導通電極S a r入,
出力電極6bの端面が露出することになる(第3図(b
l参照)0次に、上記積層体11の側面に、この露出し
ている導通電極6a同士を接続する側面電極5a、5b
を上記蒸着等の方法により形成し、また入,出力電極6
bに接続された側面電極5Cを形成し、しかる後一体焼
結する。 □ このように本実施例の多層混成集積回路基板1によれば
、回路パターン3の導通電極6aを各シート基板2a、
2b、 2cの@緑1aに導出し、この各導通電
極6a同士を側面電極5a、5bで接続したので、この
側面電極5a、5bはスルーホールとして作用し、従来
のスルーホールは不要になり、このスルーホールの配置
位置の設定等による配線形状の複雑化の問題を解消でき
る。この 。
って積層方向にブレイク(カット)する、これにより、
上記積層体11の側面には、各導通電極S a r入,
出力電極6bの端面が露出することになる(第3図(b
l参照)0次に、上記積層体11の側面に、この露出し
ている導通電極6a同士を接続する側面電極5a、5b
を上記蒸着等の方法により形成し、また入,出力電極6
bに接続された側面電極5Cを形成し、しかる後一体焼
結する。 □ このように本実施例の多層混成集積回路基板1によれば
、回路パターン3の導通電極6aを各シート基板2a、
2b、 2cの@緑1aに導出し、この各導通電
極6a同士を側面電極5a、5bで接続したので、この
側面電極5a、5bはスルーホールとして作用し、従来
のスルーホールは不要になり、このスルーホールの配置
位置の設定等による配線形状の複雑化の問題を解消でき
る。この 。
場合、複雑な回路パターンが形成された同一層内におけ
る回路パターンの簡略化、および回路基板の最上面及び
最下面間の接続における簡略化が可能である。
る回路パターンの簡略化、および回路基板の最上面及び
最下面間の接続における簡略化が可能である。
また、入,出力電極6bに側面電極5cを接続したので
、この側面電極5cは入,出力端子として作用する。従
って、上記回路基板工をプリント基板上に実装する場合
は上記入,出力端子としての側面電極5cを外部配線に
直接半田付けするが。
、この側面電極5cは入,出力端子として作用する。従
って、上記回路基板工をプリント基板上に実装する場合
は上記入,出力端子としての側面電極5cを外部配線に
直接半田付けするが。
あるいはボンディングワイヤにより接続できるがら、S
MD化ができ、実装スペースを縮小できる。
MD化ができ、実装スペースを縮小できる。
また、本実施例の回路基板1は、金属端子を不要にでき
たことから、従来の電極ランドを設ける必要がなく、し
かも入,出力電極6bをシート基板2a、2b、2cの
周辺縁1のいずれの位置にも導出することができる。そ
の結果、電極ランドに接続するための導出パターンの引
き回しやスルーホールを形成するための問題等を解消で
きるから、それだけ回路配線を簡略化でき、回路基板を
小型化できる。さらにまた、従来の樹脂外装を省略にで
きた分だけ製造工程を省略でき、生産性を向上できる。
たことから、従来の電極ランドを設ける必要がなく、し
かも入,出力電極6bをシート基板2a、2b、2cの
周辺縁1のいずれの位置にも導出することができる。そ
の結果、電極ランドに接続するための導出パターンの引
き回しやスルーホールを形成するための問題等を解消で
きるから、それだけ回路配線を簡略化でき、回路基板を
小型化できる。さらにまた、従来の樹脂外装を省略にで
きた分だけ製造工程を省略でき、生産性を向上できる。
なお、上記実施例では側面電極5a、5bによりスルー
ホールを、また側面電極5Cにより金属端子を両方とも
不要にした例を説明したが、本発明では、いずれか一方
の側面電極のみを設けてスルーホール又は金属端子のい
ずれか一方のみを不要にしてもよい。
ホールを、また側面電極5Cにより金属端子を両方とも
不要にした例を説明したが、本発明では、いずれか一方
の側面電極のみを設けてスルーホール又は金属端子のい
ずれか一方のみを不要にしてもよい。
以上のように本発明に係る多層混成集積回路基板によれ
ば、各回路パターンの導通電極同士を回路基板の側面に
形成された側面電極で接続したので、又は各回路パター
ンの入,出力電極に側面電極を接続してこれを外部端子
として作用させたので、配線面積を縮小して回路基板を
小型化できるとともに、金属端子を不要にして表面実装
化を実現できる効果が−ある。
ば、各回路パターンの導通電極同士を回路基板の側面に
形成された側面電極で接続したので、又は各回路パター
ンの入,出力電極に側面電極を接続してこれを外部端子
として作用させたので、配線面積を縮小して回路基板を
小型化できるとともに、金属端子を不要にして表面実装
化を実現できる効果が−ある。
第1図ないし第3図は本発明の一実施例による多層混成
集積回路基板を説明するための図であり、第1図はその
一部平面図、第2図1a)及び(blはそれぞれ第1図
のl1a−IIa矢視図、nb−nb線断面図、第3図
+a+及び申)はそれぞれ製造方法を説明するための平
面図、正面図、第4図(a)及び申)はそれぞれ従来の
多層混成集積回路基板を示す平面図、断面側面図である
。 図において、1は多層混成集積回路基板、laは端縁、
2a、2b、2cはシート基板、3は回路パターン、4
a、4b、4cは導出パターン、5a〜5Cは側面電極
、6aは導通電極、6bは入,出力電極、10はグリー
ンシート、11は積層体である。 特許出願人 株式会社 村田製作所 代理人 弁理士 下 市 努 第1Z 第4図
集積回路基板を説明するための図であり、第1図はその
一部平面図、第2図1a)及び(blはそれぞれ第1図
のl1a−IIa矢視図、nb−nb線断面図、第3図
+a+及び申)はそれぞれ製造方法を説明するための平
面図、正面図、第4図(a)及び申)はそれぞれ従来の
多層混成集積回路基板を示す平面図、断面側面図である
。 図において、1は多層混成集積回路基板、laは端縁、
2a、2b、2cはシート基板、3は回路パターン、4
a、4b、4cは導出パターン、5a〜5Cは側面電極
、6aは導通電極、6bは入,出力電極、10はグリー
ンシート、11は積層体である。 特許出願人 株式会社 村田製作所 代理人 弁理士 下 市 努 第1Z 第4図
Claims (1)
- (1) 各グリーンシートの上面に回路パターンを形成
し、該回路パターンが交互に位置するように各グリーン
シートを積層した後、一体焼結するようにした多層混成
集積回路基板において、上記各回路パターン同士の接続
用導通電極又は入,出力電極の少なくとも一方を導出パ
ターンにより上記グリーンシートの端縁に導出し、該集
積回路基板の側面に、上記導出された各電極に接続され
た側面電極を形成したことを特徴とする多層混成集積回
路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63061705A JPH01233793A (ja) | 1988-03-14 | 1988-03-14 | 多層混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63061705A JPH01233793A (ja) | 1988-03-14 | 1988-03-14 | 多層混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01233793A true JPH01233793A (ja) | 1989-09-19 |
Family
ID=13178919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63061705A Pending JPH01233793A (ja) | 1988-03-14 | 1988-03-14 | 多層混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01233793A (ja) |
-
1988
- 1988-03-14 JP JP63061705A patent/JPH01233793A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH10289837A (ja) | 積層電子部品 | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
| JP2000252131A (ja) | 積層チップ部品 | |
| US6922129B2 (en) | High-work-efficiency multilayered circuit board | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| JPH10294565A (ja) | 多層回路基板 | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JPH01233793A (ja) | 多層混成集積回路基板 | |
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JP2943773B2 (ja) | Icパッケージ | |
| JPH0685465A (ja) | Smdモジュール用基板及びその製造方法 | |
| US4433316A (en) | Crystal filter and method for fabrication | |
| JPH01233794A (ja) | 多層混成集積回路基板 | |
| JPH11111556A (ja) | 表面実装用のチップ部品 | |
| JPH10335822A (ja) | 積層セラミック回路基板 | |
| JP2533603Y2 (ja) | Lc複合部品 | |
| JPH05166672A (ja) | 複合部品 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2006100680A (ja) | 電子デバイス用パッケージおよびその製造方法並びに圧電デバイス |