JPH01233970A

JPH01233970A - デジタル信号処理回路の制御装置

Info

Publication number: JPH01233970A
Application number: JP63061593A
Authority: JP
Inventors: Masanori Fujiwara; 正則藤原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-15
Filing date: 1988-03-15
Publication date: 1989-09-19
Anticipated expiration: 2013-05-18
Also published as: JP2752082B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はビデオ信号をデジタル処理するデジタル信号
処理回路を中央演算処理方式で制御するようにした制御
装置に係り、詳細には、デジタル信号処理回路へ与える
各種制御データを垂直同期信号に同期して変更（供給）
するようにして、デジタル信号処理が円滑に行われるよ
うにしたものである。

（従来の技術）従来、デジタルビデオ信号処理回路をマイクロコンピュ
ータを用いて中央演算処理方式で制御することが行われ
ている。第４図にその構成をブロック化した構成図を示
しである。第４図において、１１はマイクロコンピュー
タ、１２はデコーダ、１６はデジタルビデオ信号処理回
路である。マイクロコンピュータ１１はバス１７を介し
てデコーダ１２に接続しである。デコーダ１２は、それ
ぞれ転送用Ｄフリップフロップ１３．１４．１５・・・
を介してデジタルビデオ信号処理回路１６との間のデー
タ通路を構成し、１８はデコーダ１２とＤフリップフロ
ップ１３とを接続する共通データ線、２０Ａ　、　２０
Ｂ　、　２０ＣはＤフリップフロップ１３．１４．１５
・・・とデジタルビデオ信号処理回路１６とを接続する
データ線である。また、１９Ａ　、　１９Ｂ　、　１９
Ｃはデコーダ１２からの転送先選択信号を導く信号線で
ある。なお、以下は３種類のデータを転送する構成によ
って説明する。

このような構成の動作は、先ず、マイクロコンビコータ
１１よりデジタルビデオ信号処理回路１６に必要な制御
データ（例えば比較参照値、係数データ等）と、この制
御データの転送先であるアドレスとをパケット形式にて
デコーダ１２に順番に供給する。デコーダ１２は入力し
た制御データをＤフリップフロップ１３．１４．１５の
いずれかへ転送すると共に、上記アドレス信号をデコー
ドすることで選択信号を発生し、この信号をＤフリップ
ノロツブ１３、１４．１５に出力動作制御信号として印
加する。

Ｄフリップフロップ１３．１４．１５は、先に制御デー
タが転送されるので、選択信号を入力したタイミングで
出力動作を行う。これにより、デジタルビデオ信号処理
回路１６は、偏向処理１急信月処理。

Ａ／Ｄ及びＤ／へ変換処理等の所定回路に必要む各種制
御データが与えられ、ビデオ信号のデジタル処理を行う
ことになる。

ところで、デジタルビデオ信号処理回路は、ビデオ信号
をデジタル処理してアナログ信号に戻し表示のために出
力する通常の処理を行う場合と、画面静止、拡大、縮小
、ストロボ等の特殊処理を行う場合とがある。後者の特
殊処理を行う場合は、通常の処理による画面から特殊処
理画面に切替わるので、制御データの変更或は供給タイ
ミングが一致していることが望ましい。各制御データが
不一致のタイミングで変更されたり新たに供給されたり
すると、画面切替わりの瞬間に画質が劣化してしまう。

従って、制御データの変更或は供給は、垂直同期信号期
間内、或はそれより外れても極めて短い間に終えなけれ
ばならない。

このような観点から第４図の回路を考察すると、特殊処
理開始時よりデジタルビデオ信号処理回路１６が完全に
特殊処理の状態になるまでの時間、即らマイクロコンピ
ュータ１１が複数の制御データ及びアドレスデータをレ
ジストし、それらをバス１７を使って順次デコーダ１２
に供給する時間は、垂直同期信号期間を十分に越えてし
まうので、特殊画像の表示期間に入っても、デジタルビ
デオ信号処理回路１６は正常な特殊処理を行っておらず
、画像に乱れを生じさせでしまう。

（発明が解決しようとする課題）デジタルビデオ信号処理回路をマイクロコンピュータで
制御するシステムにおいて、特殊表示を行うと、特殊表
示処理に必要な各種制御データをデジタルビデオ信号処
理回路に供給するデータ転送期間及びその前処理に必要
な時間が垂直同期信号期間を十分に越えてしまうため、
デジタルビデオ信号処理回路に特殊表示用の制御データ
が出揃う前に画像表示期間となり、画面が乱れるという
問題があった。なお、特殊表示から通常表示の画像に戻
すとぎは、通常表示用の制御データが揃うまで、メモリ
に記憶した特殊表示画面を表示することで画面乱れとい
う不都合は発生しない。

この発明は上記問題点を除去し、特殊表示に切替える際
の画面乱れを防止するようにしたデジタル信号処理回路
の制御装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明は、ビデオ信号のデジタル信号処理に必要な各
種制御データをデジタル信号処理回路の所定の供給先に
転送してデジタル信号処理を制御する制御装置において
、マイクロコンピュータにて発生した前記制御データを
、デコーダを介し、垂直同期信号のタイミングで、各供
給先に対応して設けた第１の転送用バッファに転送し、
この第１の転送用バッファからの制御データを垂直同期
信号のタイミングで所定の供給先に転送する第２の転送
用バッファを設けたものである。

（作用）このような構成によれば、第１の転送用バッファは、マ
イクロコンピュータ、デコーダを介して供給される制御
データを第２の転送用バッファに垂直同期信号が印加Ｊ
る萌に保持づる。このため第２の転送用バッファは、垂
直同期信号のタイミングで一斉に制御データを転送する
ことができ、デジタル信号処理に必要な参照値データや
係数データを一斉に変更して画面孔れを生じさけないも
のである。

（実施例）以下、この発明を実施例によって説明する。

第１図はこの発明に係るデジタル信号処理回路の一実施
例を示す構成図である。同図中、２１はマイクロコンピ
ュータ、２２はデコーダ、２６はデジタルビデオ信号処
理回路、２３．２４．２５は転送用Ｄフリップフロップ
であり、マイクロコンピュータ２１とデコーダ２２はバ
ス３０で接続し、デコーダ２２とＤフリップフロップ２
３．２４．２５はデータ線３１及び信号線３２Ａ　、　
３２８　、３２Ｃによって接続しである。

しかして、本実施例はＤフリップフロップ２３゜２４、
２５の出力するデータを直接デジタルビデオ信号処理回
路２６に供給することなく、各Ｄフリップフロップ２３
．２４．２５とデジタルビデオ信号処理回路２６との間
にＤフリップ７０ツブ２７．２８．２９を設けている。

そして、これらＤフリップフロップ２７゜２８、２９に
は、デジタルビデオ信号処理回路２６で生成される垂直
同期信号を出力動作制御信号として導くようにしである
。但し、この垂直同期信号は、マイクロコンピュータ２
１にも供給づる。

このような構成の動作を第２図を参照して説明する。第
２図はマイクロコンピュータ２１の動作を示すフローチ
ャートである。

制御データの変更或は新たなデータの供給を行う場合は
、ステップＳ１１によって準備作業を行う。

この作業は、マイクロコンピュータ２１の所定レジスタ
に、制御データ及びアドレスデータをセットする処理で
ある。準備作業が終了すると、マイクロコンピュータ２
１はステップ８１２．８１３を行う。

ステップＳ１２．Ｓ１３は垂直同期信号の入来を監視し
、検出によってそれを取り込む処理である。これにより
マイクロコンピュータ２１は垂直同期信号の位首を知る
。

垂直同期信号のタイミングを知ると、マイク【ココンピ
ュータ２１は、ステップＳ　１４．　Ｓ　１５．　Ｓ　
１６を順次で実行し、垂直同期信号のタイミングでレジ
スタにヒツトした制御データ及びアドレスデータをデコ
ーダ２２にそれぞれ直列データ化して転送する。マイク
ロコンピュータ２１の動作はこれで完了する。

なお、マイクロコンピュータ２１で作成した各データを
デコードづ“る際に、デコード開始タイミング情報が必
要であるが、このようなタイミング信号の信号経路の構
成は、信号のフォーマットに係る発明ではないので省略
する。

こうして、Ｄフリップ７０ツブ２３．２４．２５にそれ
ぞれ制御データを格納する。ここで、アドレスへのアド
レスデータと共にＤフリップフロップ２３に転送する制
御データをａ、アドレス已に示すデータと共にＤフリッ
プフロップ２４に転送づる制御データをす、アドレスＣ
と共にＤフリップフロップ２５に転送する制御データを
Ｃとする。第３図は上記データＡ、ａ１Ｂ、ｂ及びＣ，
ｃの転送動作を示すタイムチャートである。

第３図において、（ａ）は垂直同期信号を示しでおり、
垂直同期信号期間と１垂直走査期間を記しである。（ｂ
）はマイクロコンピュータ２１の動作を示し、（Ｃ）　
、　（ｄ）　、　（ｅ）はそれぞれＤフリップフロップ
２３．２４．２５の動作を示し、（ｆ）　、　ＩＪ）　
。

（ｈ）はそれぞれＤフリップフロップ２７．２８．２９
の動作を示している。

第３図（ｂ）に示す期間４１は、第２図で説明したステ
ップ３１１の処理期間であり、４２はステップ８１２．
８１３の期間である。このように、マイクロコンピュー
タ２１は、あるタイミングで準備作業と垂直同期信号を
監視し、垂直同期信号のタイミングでデータＡ、ａ、Ｂ
、ｂ及びＣ，ｃの順に転送を行うことがわかる。

Ａ、ａは、Ｄフリップ７０ツブ２３を転送先とするデー
タであるので、（Ｃ）に示すように、制御データａがＤ
フリップフロップ２３に保持される。保持するタイミン
グは、アドレスΔをデコードして得られる選択信号がＤ
フリップフロップ２３に印加することによって決まる。

こうしてデータ保持した後は、Ｄフリップフロップ２３
はデータを次段Ｄフリップフロップ２７へ供給可能とな
る。同様に、Ｄフリップフロップ２４は、アドレスＢに
基づ（選択信号によって制御データｂを保持し、Ｄフリ
ッ゛プフロツブ２５はアドレスＣに基づく選択信号によ
って制御デ〜りＣを保持づる。

しかして、Ｄフリップフロップ２７．２８．２９は、前
段Ｄフリップフロップ２３．２４．２５がデータを保持
しても、その出力の取り込み、即ち出力動作は行わない
。出力動作を行うのは垂直同期信号のタイミングである
。従って、マイクロコンピュータ２１が転送を開始した
垂直同期信号の次の垂直同期信号のタイミングでＤフリ
ップフロップ２７．２８゜２９はＤフリップフロップ２
４．２４．２５からの制御データをそれぞれ保持する。

この様子は（ｆ）　、　（ｇ）　。

（ｈ）に示すようになる。各制御データａ、ｂ、ｃは一
斉にそれぞれのＤフリップフロップ２７．２８゜２９に
取り込まれる。Ｄフリップ７０ツブ２７．２８゜２９は
、データを保持すると、デジタルビデオ信号処理回路２
６に出力動作を行うので、デジタルビデオ信号処理回路
２６は、各制御データが一斉に変更或は供給されること
になる。しかも、−斉変更（供給）のタイミングが垂直
同期信号に同期しているので、垂直同期信号期間内にデ
ータの変更（供給〉が行われ、画面乱れを生ずることな
く、通常画面から特殊処理画面に切替えることかできる
。

なお、上記実施例では、マイクロコンピュータ２１は、
−垂直走査期間内に全てのデータの転送を完了しなけれ
ばならないが、データ数が多く時間を要する場合は、垂
直同期信号を分周した出力でＤフリップフロップ２７．
２８．２９を駆動するようにしても良い。

［発明の効果］以上説明したようにこの発明によれば、垂直１期信号期
間内或いはそれより外れても極めて類１間に制御データ
を変更（供給）することができ、画像孔れを生じない画
面切替えを可能にする。

【図面の簡単な説明】

第１図はこの発明に係るデジタルビデオ信（処理回路の
制御装置の一実施例を示Ｊ構成図、１２図及び第３図は
この発明の詳細な説明する）１−ヂャート及びタイムチ
ャート、第４図は従来【回路を示す構成図である。２１・・・マイクロコンピュータ、２２・・・デコーダ
、；２４、２５・・・第１のＤフリップフロップ、２６
・・・デジルビデオ信号処理回路、２７．２８．２９・
・・第２のＤリップフロップ。代理人　　　弁理士　　　伊　藤　　進司侍号２３゜タフ錯第２図第４図

Claims

【特許請求の範囲】ビデオ信号のデジタル信号処理に必要な各種制御データ
をデジタル信号処理回路の所定の供給先に転送してデジ
タル信号処理を支援するデジタル信号処理回路の制御装
置において、前記制御データとこの制御データの前記供給先を示すア
ドレスデータとを前記デジタル信号処理回路からの垂直
同期信号に同期して発生するマイクロコンピュータと、このマイクロコンピュータからの各データをデコードし
、制御データは共通のデータ線に順番に導出すると共に
、アドレスデータは前記供給先を指示する選択信号とし
て別々の信号線に導出するデコーダと、前記供給先に対応して設け前記各信号線からの選択信号
のタイミングで前記制御データを保持する第１の転送用
バッファと、これら第１の転送用バッファからの制御データを垂直同
期信号のタイミングで保持して前記デジタル信号処理回
路の各供給先に転送する第２の転送用バッファとを具備
したことを特徴とするデジタル信号処理回路の制御装置
。