JPH012345A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH012345A JPH012345A JP62-158284A JP15828487A JPH012345A JP H012345 A JPH012345 A JP H012345A JP 15828487 A JP15828487 A JP 15828487A JP H012345 A JPH012345 A JP H012345A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- bonding pad
- polycrystalline silicon
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
保護回路を構成する抵抗体をボンディングパッドの下に
配置する。そうすれば、半導体集積回路は一層高集積化
できる。
配置する。そうすれば、半導体集積回路は一層高集積化
できる。
［産業上の利用分野〕
本発明は半導体集積回路装置（ＩＣ）の構成に関する。
ＩＣ，ＬＳＩなどの半導体集積回路は高速動作させるた
めにすべて高集積化、高密度化する方向に技術開発が進
められている。それは、高集積化・高密度化するほど、
性能が向上するからである。
めにすべて高集積化、高密度化する方向に技術開発が進
められている。それは、高集積化・高密度化するほど、
性能が向上するからである。
従って、比較的広い面積を占有する抵抗体などの配置が
大きな課題であり、その合理的な構成が望まれている。
大きな課題であり、その合理的な構成が望まれている。
［従来の技術］
周知のように、ＩＣはトランジスタやダイオードのよう
な能動素子だけでなく、抵抗体やキャパシタのような受
動素子も含まれて電子回路が構成されている。
な能動素子だけでなく、抵抗体やキャパシタのような受
動素子も含まれて電子回路が構成されている。
従って、トランジスタなどの能動素子を微細化するだけ
でなく、受動素子も微細化し、且つ、それらの素子相互
間を接続する配線を出来るだけ短（するような配置が重
要で、そのような合理的な配置がＣＡ Ｄ （Ｃｏｐｕ
ｔｏｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を使駆しておこな
われている。且つ、それは当然、受動素子を必要とする
能動素子の近傍に、その能動素子に必要な受動素子を配
置することになる。
でなく、受動素子も微細化し、且つ、それらの素子相互
間を接続する配線を出来るだけ短（するような配置が重
要で、そのような合理的な配置がＣＡ Ｄ （Ｃｏｐｕ
ｔｏｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を使駆しておこな
われている。且つ、それは当然、受動素子を必要とする
能動素子の近傍に、その能動素子に必要な受動素子を配
置することになる。
ところで、このようなＩＣには入出力端があり、半導体
チップ上に構成した集積回路と外部回路とを接続するた
めのボンディングパッドが設けられている。第３図はそ
の半導体チップ１の平面図を示しており、２がボンディ
ングパッドで、このボンディングパッドと上記半導体チ
ップを収容したパッケージの導出端子とがボンディング
ワイヤー（図示せず）で接続されるが、出来るだけ短い
ボンディングワイヤーで接続するようにボンディングパ
ッドはチップ周縁に配置されている。
チップ上に構成した集積回路と外部回路とを接続するた
めのボンディングパッドが設けられている。第３図はそ
の半導体チップ１の平面図を示しており、２がボンディ
ングパッドで、このボンディングパッドと上記半導体チ
ップを収容したパッケージの導出端子とがボンディング
ワイヤー（図示せず）で接続されるが、出来るだけ短い
ボンディングワイヤーで接続するようにボンディングパ
ッドはチップ周縁に配置されている。
しかし、一方、ＩＣは消費電力が小さく、微弱な電力で
動作することが大きな利点である反面、上記のような入
出力端から外部の大きな電気、例えば、静電気が入出力
端に入力すると直ちにＩＣが破壊されてしまう弱点があ
り、このような静電気は数百ボルトの高圧で、人間の衣
類からも容易に入力されるものである。
動作することが大きな利点である反面、上記のような入
出力端から外部の大きな電気、例えば、静電気が入出力
端に入力すると直ちにＩＣが破壊されてしまう弱点があ
り、このような静電気は数百ボルトの高圧で、人間の衣
類からも容易に入力されるものである。
従って、これら外部からの静電気による破壊が起こらな
いように、保護回路が入出力端、即ち、ボンディングパ
ッドの近い位置に設けられていて、第４図はその保護回
路の一列を示している。図中の２は入出力端（ボンディ
ングパッド）、！？ρは多結晶シリコンからなる抵抗体
、 Ｒｆは拡散層からなる抵抗体、３はアルミニウムゲ
ートフィールドトランジスタ、４は保護トランジスタ、
５は入出力回路である。このような保護回路はすべての
保護回路が上記の２つの抵抗体と２つのトランジスタを
具備しているわけではなく、１つの抵抗体と１つのトラ
ンジスタから構成される保護回路もあり、第４図は保護
回路を構成するすべての素子を図示したものである。
いように、保護回路が入出力端、即ち、ボンディングパ
ッドの近い位置に設けられていて、第４図はその保護回
路の一列を示している。図中の２は入出力端（ボンディ
ングパッド）、！？ρは多結晶シリコンからなる抵抗体
、 Ｒｆは拡散層からなる抵抗体、３はアルミニウムゲ
ートフィールドトランジスタ、４は保護トランジスタ、
５は入出力回路である。このような保護回路はすべての
保護回路が上記の２つの抵抗体と２つのトランジスタを
具備しているわけではなく、１つの抵抗体と１つのトラ
ンジスタから構成される保護回路もあり、第４図は保護
回路を構成するすべての素子を図示したものである。
［発明が解決しようとする問題点］
しかし、上記の保護回路を構成する抵抗体は抵抗体自体
の絶縁耐圧を高めるために、最近、過電圧保護の点より
多結晶シリコン抵抗体Ｒｐが主体に用いられていること
が多い。その多結晶シリコン抵抗体Ｒｐを使用する場合
、多結晶シリコン抵抗体Ｒｐ自体が静電気による電流で
溶断しないように幅広い多結晶シリコンで形成しており
、そのように、幅広い抵抗体にすれば、単位長さ当りの
抵抗値が低（なるから長さも長くなって、結果として、
長さも長く幅の広い多結晶シリコン抵抗体Ｒｐの形状に
なり、そのような大型の多結晶シリコン抵抗体Ｒｐが配
設されている。
の絶縁耐圧を高めるために、最近、過電圧保護の点より
多結晶シリコン抵抗体Ｒｐが主体に用いられていること
が多い。その多結晶シリコン抵抗体Ｒｐを使用する場合
、多結晶シリコン抵抗体Ｒｐ自体が静電気による電流で
溶断しないように幅広い多結晶シリコンで形成しており
、そのように、幅広い抵抗体にすれば、単位長さ当りの
抵抗値が低（なるから長さも長くなって、結果として、
長さも長く幅の広い多結晶シリコン抵抗体Ｒｐの形状に
なり、そのような大型の多結晶シリコン抵抗体Ｒｐが配
設されている。
更に、このような多結晶シリコン抵抗体Ｒｐを含む保護
回路はボンディングパッドの周囲に配置するのが静電気
対策の点から得策で、実際に、半導体チップのボンディ
ングパッド周囲部分に多結晶シリコン抵抗体Ｒｐなどの
保護回路が設けられる。
回路はボンディングパッドの周囲に配置するのが静電気
対策の点から得策で、実際に、半導体チップのボンディ
ングパッド周囲部分に多結晶シリコン抵抗体Ｒｐなどの
保護回路が設けられる。
第５図はボンディングパッド２の周囲に多結晶シリコン
抵抗体Ｒｐ （破線で示す）を配置した従来の構成を示
しており、保護回路のうち、その他のトランジスタ３．
４はこの多結晶シリコン抵抗体と比べると比較的小さい
から余り問題にはならない。
抵抗体Ｒｐ （破線で示す）を配置した従来の構成を示
しており、保護回路のうち、その他のトランジスタ３．
４はこの多結晶シリコン抵抗体と比べると比較的小さい
から余り問題にはならない。
第５図において、点線で囲んだ部分はボンディングパッ
ド部２ （実線で示す）を含むアルミニウム配線層６で
、寸法的には、例えば、ボンディングパッドの広さが百
μｍ角、多結晶シリコン抵抗体の幅が７０〜８０μｍ程
度のものである。そのため、ボンディングパッドの間隔
が広くなって、その結果、半導体チップは大型化し、こ
のように多結晶シリコン抵抗体はＩＣの高集積化を阻害
する大きな問題点である。
ド部２ （実線で示す）を含むアルミニウム配線層６で
、寸法的には、例えば、ボンディングパッドの広さが百
μｍ角、多結晶シリコン抵抗体の幅が７０〜８０μｍ程
度のものである。そのため、ボンディングパッドの間隔
が広くなって、その結果、半導体チップは大型化し、こ
のように多結晶シリコン抵抗体はＩＣの高集積化を阻害
する大きな問題点である。
本発明はそのような問題点を低減させるＩＣを提案する
ものである。
ものである。
［問題点を解決するための手段］
その目的は、ボンディングパッドの下に抵抗体が配設さ
れている半導体集積回路装置によって達成される。
れている半導体集積回路装置によって達成される。
［作用コ
即ち、多結晶シリコン抵抗体をボンディングパッドの下
に設けて、多層に構成する。そうすれば、ＩＣは一層集
積度が向上する。
に設けて、多層に構成する。そうすれば、ＩＣは一層集
積度が向上する。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるボンディングパッド部分の構成
を示しており、同図（ａｌは平面図、同開山）はそのＡ
Ａ’断面図である。図中の記号は、２がアルミニウムか
らなるボンディングパッド、 Ｒｐが多結晶シリコン抵
抗体、６がアルミニウム配線層（抵抗体Ｒｐの電極部）
、７．８は絶縁膜、９はカバー絶縁膜、ｌＯは半導体基
板である。
を示しており、同図（ａｌは平面図、同開山）はそのＡ
Ａ’断面図である。図中の記号は、２がアルミニウムか
らなるボンディングパッド、 Ｒｐが多結晶シリコン抵
抗体、６がアルミニウム配線層（抵抗体Ｒｐの電極部）
、７．８は絶縁膜、９はカバー絶縁膜、ｌＯは半導体基
板である。
このように、絶縁膜７，８に挟んで多結晶シリコン抵抗
体Ｒｐを形成して、ボンディングパッド２の下に配置す
る。そうすれば、多層に構成されるから・従来のボンデ
ィングパッド２の周囲、例えば、ボンディングバンド２
の間隙に多結晶シリコン抵抗体Ｒｐを配置していた従来
の場合と比べて、その間隙を著しく狭めることができ、
半導体チップの一層の高密度化、高集積化が可能になる
。
体Ｒｐを形成して、ボンディングパッド２の下に配置す
る。そうすれば、多層に構成されるから・従来のボンデ
ィングパッド２の周囲、例えば、ボンディングバンド２
の間隙に多結晶シリコン抵抗体Ｒｐを配置していた従来
の場合と比べて、その間隙を著しく狭めることができ、
半導体チップの一層の高密度化、高集積化が可能になる
。
また、第２図は本発明にかかる他の構成を示しており、
本例は平面図のみ示し、図中の記号は第１図と同一部位
に同一記号を付している。このような多結晶シリコン抵
抗体は数百Ωから数キロΩの抵抗値をもつ抵抗体で、ボ
ンディングパッド２の一遍の長さより長くなる場合があ
り、その場合は第２図のようにボンディングパッド２の
下で湾曲して抵抗体を形成すれば良い。
本例は平面図のみ示し、図中の記号は第１図と同一部位
に同一記号を付している。このような多結晶シリコン抵
抗体は数百Ωから数キロΩの抵抗値をもつ抵抗体で、ボ
ンディングパッド２の一遍の長さより長くなる場合があ
り、その場合は第２図のようにボンディングパッド２の
下で湾曲して抵抗体を形成すれば良い。
さて、上記に説明した実施例は多結晶シリコンからなる
保護回路の抵抗体であるが、高融点金属シリサイドから
なる抵抗体や拡散層による抵抗体を使用しても同様に構
成して高密度化することができ、また、保護回路を設け
ないＩＣの入出力端においても、例えば、入力端での入
力抵抗を同様の構成で配置することができ、同様に高集
積化ができる。
保護回路の抵抗体であるが、高融点金属シリサイドから
なる抵抗体や拡散層による抵抗体を使用しても同様に構
成して高密度化することができ、また、保護回路を設け
ないＩＣの入出力端においても、例えば、入力端での入
力抵抗を同様の構成で配置することができ、同様に高集
積化ができる。
［発明゛の効果コ
以上の説明から明らかなように、本発明によれば大きな
面積を占有する抵抗体をボンディングパッドの下に多層
に構成して、ＩＣの集積度向上に極めて寄与するもので
ある。
面積を占有する抵抗体をボンディングパッドの下に多層
に構成して、ＩＣの集積度向上に極めて寄与するもので
ある。
第１図（ａｌ、 （ｂ）は本発明にかかるボンディング
パッド部分の構成を示す図、 第２図は本発明にかかるボンディングパッド部分の他の
構成を示す図、 第３図は半導体チップの平面図、 第４図は保護回路を示す図、 第５図は従来のボンディングパッド部分の構成を示す図
である。 図において、 ｌは半導体チップ、 ２はボンディングパッド（入出端）、 Ｒｐは多結晶シリコン抵抗体、 ６はアルミニウム配線層、 ７．８は絶縁膜、 ９はカバー絶縁膜、 １０は半導体基板、 ４１−爬８日月に乃・局材＞ヲ５−りば・ノド゛ぞ訃シ
にトのか４苧馴彦範心Ｅ示巧図第２１ 千４伴チップ圀＝＋２面口 第３図 イ１ミ譚Ｃつ詠Ｅ示４しり 第４図 催〔Ｅの心哄工づ”）ぐ・ｌｒ部交トめ構成訴頃刀第５
図
パッド部分の構成を示す図、 第２図は本発明にかかるボンディングパッド部分の他の
構成を示す図、 第３図は半導体チップの平面図、 第４図は保護回路を示す図、 第５図は従来のボンディングパッド部分の構成を示す図
である。 図において、 ｌは半導体チップ、 ２はボンディングパッド（入出端）、 Ｒｐは多結晶シリコン抵抗体、 ６はアルミニウム配線層、 ７．８は絶縁膜、 ９はカバー絶縁膜、 １０は半導体基板、 ４１−爬８日月に乃・局材＞ヲ５−りば・ノド゛ぞ訃シ
にトのか４苧馴彦範心Ｅ示巧図第２１ 千４伴チップ圀＝＋２面口 第３図 イ１ミ譚Ｃつ詠Ｅ示４しり 第４図 催〔Ｅの心哄工づ”）ぐ・ｌｒ部交トめ構成訴頃刀第５
図
Claims (1)
- 入力保護回路用抵抗体が絶縁層を介してボンディング
パッド下に配設されていることを特徴とする半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158284A JPS642345A (en) | 1987-06-24 | 1987-06-24 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158284A JPS642345A (en) | 1987-06-24 | 1987-06-24 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH012345A true JPH012345A (ja) | 1989-01-06 |
| JPS642345A JPS642345A (en) | 1989-01-06 |
Family
ID=15668233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62158284A Pending JPS642345A (en) | 1987-06-24 | 1987-06-24 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS642345A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162258A (ja) * | 1982-03-19 | 1983-09-26 | Kao Corp | 液体スパイスの製造法 |
| US6703666B1 (en) | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| US6458224B1 (en) * | 1999-12-23 | 2002-10-01 | Reynolds Metals Company | Aluminum alloys with optimum combinations of formability, corrosion resistance, and hot workability, and methods of use |
-
1987
- 1987-06-24 JP JP62158284A patent/JPS642345A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63147357A (ja) | 静電気放電保護回路 | |
| JPS60192359A (ja) | 半導体メモリ装置 | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JPH04307943A (ja) | 半導体装置 | |
| JPS61117858A (ja) | 半導体装置 | |
| JP3217336B2 (ja) | 半導体装置 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH012345A (ja) | 半導体集積回路装置 | |
| US20020070424A1 (en) | Semiconductor device | |
| JPH10321791A (ja) | オペアンプ装置 | |
| JP2749241B2 (ja) | 半導体集積回路 | |
| JPS6077436A (ja) | 半導体集積回路 | |
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JP2682227B2 (ja) | 半導体集積回路 | |
| US6797993B2 (en) | Monolithic IC package | |
| JPH0476927A (ja) | 半導体集積回路 | |
| KR100235108B1 (ko) | 반도체 패키지 | |
| JPS60154644A (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPS59165440A (ja) | 集積回路パツケ−ジ | |
| JP3302810B2 (ja) | 半導体装置 | |
| JPS61180470A (ja) | 半導体集積回路装置 | |
| JPH05251635A (ja) | 半導体装置 | |
| JPS63143836A (ja) | 半導体装置 |