JPH012359A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPH012359A JPH012359A JP62-158101A JP15810187A JPH012359A JP H012359 A JPH012359 A JP H012359A JP 15810187 A JP15810187 A JP 15810187A JP H012359 A JPH012359 A JP H012359A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- bipolar transistor
- heterojunction bipolar
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトランジスタに関する。
ヘテロ接合バイポーラトランジスタにおいてはエミッタ
層の禁制帯幅がベース層よシ太きく設定できるのＬ゛、
ベース抵抗を低減するためにベース層を高濃度にドーピ
ングしてもエミッタ注入効率が低下しないという優れた
特徴がある。このため、近年の分子線エピタキシャル（
ＭＢＥ）技術や重壁金属ＣＶＤ（ＭＯＣＶＤ）技術の進
展に伴い化合物半導体を用いたヘテロ接合バイポーラト
ランジスタの研究開発が盛んに行なわれるようになって
きている。
層の禁制帯幅がベース層よシ太きく設定できるのＬ゛、
ベース抵抗を低減するためにベース層を高濃度にドーピ
ングしてもエミッタ注入効率が低下しないという優れた
特徴がある。このため、近年の分子線エピタキシャル（
ＭＢＥ）技術や重壁金属ＣＶＤ（ＭＯＣＶＤ）技術の進
展に伴い化合物半導体を用いたヘテロ接合バイポーラト
ランジスタの研究開発が盛んに行なわれるようになって
きている。
このような優れた特性を有する化合物半導体のへテロ接
合バイポーラトランジスタをより高周波化・高速化する
ためには、例えばｍｋ？ｍ）ランジスタの場合では、ベ
ース層での電子走行時間を短縮することだけでなくコレ
クタ層の空乏層の部分での電子走行時間を短縮すること
もＭ要である。
合バイポーラトランジスタをより高周波化・高速化する
ためには、例えばｍｋ？ｍ）ランジスタの場合では、ベ
ース層での電子走行時間を短縮することだけでなくコレ
クタ層の空乏層の部分での電子走行時間を短縮すること
もＭ要である。
第３図は従来例のヘテロ接合バイポーラトランジスタの
一例のバンド構造図である。
一例のバンド構造図である。
この従来例は、ｎ型のコレクタ層３′上にｐ４４２のベ
ース層５′とベース層５′よυも電子親和力が小さくか
つ禁制帯幅の広いｎ型のエミッタ層６′とを順次設けた
構造をしており、エミッタ層６′から注入されベース層
５′を通過した後にコレクタ層３を一乏層に至った電子
９′は、矢印１０′に示すように、空乏層内の高電界に
よシ加速されドリフト走行する。
ース層５′とベース層５′よυも電子親和力が小さくか
つ禁制帯幅の広いｎ型のエミッタ層６′とを順次設けた
構造をしており、エミッタ層６′から注入されベース層
５′を通過した後にコレクタ層３を一乏層に至った電子
９′は、矢印１０′に示すように、空乏層内の高電界に
よシ加速されドリフト走行する。
上述した従来のへテロ接合バイポーラトランジスタでは
、コレクタ層のベース層に接する部分の空乏層内の電界
強度が１０〜５０ｋＶ／ｃｍとなるので、伝導帯の電子
は谷間散乱を受け、平均ドリフト速度が低下して高速・
高周波性能を損うという欠点がある。
、コレクタ層のベース層に接する部分の空乏層内の電界
強度が１０〜５０ｋＶ／ｃｍとなるので、伝導帯の電子
は谷間散乱を受け、平均ドリフト速度が低下して高速・
高周波性能を損うという欠点がある。
このようなドリフトによる電子速度の最大値ｖｓａｔは
、例えばＧ ａ Ａ ｓの場合でも高々１〜１．５×１
０ ｃｍ／ ｓｅｃであり、空乏層の厚みを１００ＯＡ
とすると、ドリフト電子のその空乏層中の走行時間はベ
ース層の走行時間と同程度の０．７〜ｌ ｐｓｅｃとな
り、無視できない値である。
、例えばＧ ａ Ａ ｓの場合でも高々１〜１．５×１
０ ｃｍ／ ｓｅｃであり、空乏層の厚みを１００ＯＡ
とすると、ドリフト電子のその空乏層中の走行時間はベ
ース層の走行時間と同程度の０．７〜ｌ ｐｓｅｃとな
り、無視できない値である。
本発明の目的は、電子をコレクタ層の空乏層内でいわゆ
るパリスティック飛行させることによシ空乏層内の走行
時間を大幅に低減した超高速動作が可能な高速・高周波
性能の優れたヘテロ接合バイポーラトランジスタを提供
することにある。
るパリスティック飛行させることによシ空乏層内の走行
時間を大幅に低減した超高速動作が可能な高速・高周波
性能の優れたヘテロ接合バイポーラトランジスタを提供
することにある。
本発明のへテロ接合バイポーラトランジスタは、−導電
型のコレクタ層上に形成した反対導電型のベース層と該
ペース層上に形成した禁制帯幅が前記ベース層よシ広い
エミッタ層とを有するペテロ接合バイポーラトランジス
タにおいて、前記コレクタ層及び前記ベース層の界面に
所定の厚さで一導電型の不純物層を少くとも一層設け、
電子親和力が前記コレクタ層、前記不純物層及び前記ベ
ース層と順次小さくなってる。
型のコレクタ層上に形成した反対導電型のベース層と該
ペース層上に形成した禁制帯幅が前記ベース層よシ広い
エミッタ層とを有するペテロ接合バイポーラトランジス
タにおいて、前記コレクタ層及び前記ベース層の界面に
所定の厚さで一導電型の不純物層を少くとも一層設け、
電子親和力が前記コレクタ層、前記不純物層及び前記ベ
ース層と順次小さくなってる。
このような本発明のへテロ接合バイポーラトランジスタ
によると、ベース層を通過した電子は、先づ、ペース・
コレクタ界面に存在する伝導帯のエネルギーの不連続分
だけを運動エネルギーとして受けと勺コレクタ側に注入
される。この注入された電子は、次に、平均自由行程だ
けパリスティック飛行して運動エネルギーの大部分を失
なうが、そのとき次の伝導帯のエネルギーの不連続部分
に達し、再び運動エネルギーをもらってパリスティック
飛行による伝導をする。以上のようにパリスティック飛
行をくり返しながらコレクタ層の空乏層内を電子が通過
するため、谷間散乱による速度の低下を防止できて空乏
層内の走行時間を大幅に低減することができる。
によると、ベース層を通過した電子は、先づ、ペース・
コレクタ界面に存在する伝導帯のエネルギーの不連続分
だけを運動エネルギーとして受けと勺コレクタ側に注入
される。この注入された電子は、次に、平均自由行程だ
けパリスティック飛行して運動エネルギーの大部分を失
なうが、そのとき次の伝導帯のエネルギーの不連続部分
に達し、再び運動エネルギーをもらってパリスティック
飛行による伝導をする。以上のようにパリスティック飛
行をくり返しながらコレクタ層の空乏層内を電子が通過
するため、谷間散乱による速度の低下を防止できて空乏
層内の走行時間を大幅に低減することができる。
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例の断面図であるうこの実施例
は、半絶縁性基板１表面にプロトンのイオン注入によっ
て形成された絶縁領域１ａで仕切られ、ドーパントをＳ
ｉとし不純物濃度が５０ ＋ ＸＩＯａｔｏｍ／ｃｎｆ’で厚さ５０００Ａのｎ −Ｇ
ａＡｓ４からなる高濃度層２をＭＢＥ法又はＭ ＯＣＶ
Ｄ法等により形成して設け、高濃度層２上にドーパン
トをＳＩとし不純物濃度が５Ｘ１０ ａｔｏｍ、に−で
厚さ３０００λの几 −ＧａＡｓ層からなるコレクタ層
３゜ドーパントをＳｉとし不純物濃度が５Ｘ１０ ａ
ｔｏｍ／Ｃ−で厚さがｓｏｏ’ｈのｎ−−Ａｌｏ、ｏｔ
ｓＧａｏ、５ｚｓＡＳ層からなるコレクタ層４．ドーパ
ントをＢｅとし不純物濃度が２Ｘ１０ ａ ｔｏｍ／
（２ｄで厚さが１５０ＯＡのｐ＋Ａ／６，１５Ｇａｏ４
５Ａｓ層からなるヘース層５．ドーパントをＳｉとし不
純物濃度が３Ｘ１０ ａ ｔｏｍ／ｄで厚さが５０Ｏ
Ａのｎ Ａ Ｉ Ｘ Ｇ ａ １−ｚ Ａ Ｓ層（ｘ：
０．１５→０．３）からなるエミッタ層６ａ、ドーパン
トをＳｉとし不純物濃度が３ＸｌＯａｔｏｍ／−で厚さ
が２００Ａのｎ Ａ１６，３Ｇａｏ、７Ａｓ層からなる
エミッタ層６ｂ及びドーパントをＳｉとし不純物濃度が
５Ｘ１０ ａｔｏｍ／−で厚さが１００ＯＸのｎ＋−
ＧａＡｓ層からなる高濃度層７をＭＢＥ法又はＭＯＣＶ
Ｄ法等によシ所定のパターンに順次形成して設け、更に
、高濃度層２及び７並びにベース層５の上にそれぞれコ
レクタ及びエミッタ並びにペース電極８ｃ及び８ｅ並び
に８ｂを設けた構造をしている。
は、半絶縁性基板１表面にプロトンのイオン注入によっ
て形成された絶縁領域１ａで仕切られ、ドーパントをＳ
ｉとし不純物濃度が５０ ＋ ＸＩＯａｔｏｍ／ｃｎｆ’で厚さ５０００Ａのｎ −Ｇ
ａＡｓ４からなる高濃度層２をＭＢＥ法又はＭ ＯＣＶ
Ｄ法等により形成して設け、高濃度層２上にドーパン
トをＳＩとし不純物濃度が５Ｘ１０ ａｔｏｍ、に−で
厚さ３０００λの几 −ＧａＡｓ層からなるコレクタ層
３゜ドーパントをＳｉとし不純物濃度が５Ｘ１０ ａ
ｔｏｍ／Ｃ−で厚さがｓｏｏ’ｈのｎ−−Ａｌｏ、ｏｔ
ｓＧａｏ、５ｚｓＡＳ層からなるコレクタ層４．ドーパ
ントをＢｅとし不純物濃度が２Ｘ１０ ａ ｔｏｍ／
（２ｄで厚さが１５０ＯＡのｐ＋Ａ／６，１５Ｇａｏ４
５Ａｓ層からなるヘース層５．ドーパントをＳｉとし不
純物濃度が３Ｘ１０ ａ ｔｏｍ／ｄで厚さが５０Ｏ
Ａのｎ Ａ Ｉ Ｘ Ｇ ａ １−ｚ Ａ Ｓ層（ｘ：
０．１５→０．３）からなるエミッタ層６ａ、ドーパン
トをＳｉとし不純物濃度が３ＸｌＯａｔｏｍ／−で厚さ
が２００Ａのｎ Ａ１６，３Ｇａｏ、７Ａｓ層からなる
エミッタ層６ｂ及びドーパントをＳｉとし不純物濃度が
５Ｘ１０ ａｔｏｍ／−で厚さが１００ＯＸのｎ＋−
ＧａＡｓ層からなる高濃度層７をＭＢＥ法又はＭＯＣＶ
Ｄ法等によシ所定のパターンに順次形成して設け、更に
、高濃度層２及び７並びにベース層５の上にそれぞれコ
レクタ及びエミッタ並びにペース電極８ｃ及び８ｅ並び
に８ｂを設けた構造をしている。
第２図は本発明の一実施例のバント構造図である。
この実施例では、エミッタ層６ｂ及び６ａから注入され
ベース層５を通過した電子９は、先ず、ベース層５とコ
レクタ層４との間の電子親和力の差に基づくエネルギー
の不連続δＥｃ（約０．０５ｅＶ）を初期運動エネルギ
ーとして空乏層中を電子の平均自由行程（約５０ＯＡ）
程度いわゆるパリスティック飛行して運動エネルギーを
失い、次に、コレクタ層４とコレクタ層３との間の電子
親和力の差に基づくエネルギーの不連続δＥｃ’ （約
０．０５ｅＶ）を初期運動エネルギーとして空乏層中を
再びパリスティック飛行して平均自由行程（約５０ＯＡ
）走行したところで運動エネルギーを失い、コレクタ層
４及び３の空乏層を通シぬける。このように、電子が、
コレクタ層の空乏層中をパリスティック飛行して伝導す
ることによシ、谷間散乱による伝導速度の低下を防止し
て、空乏層中の電子の走行時間を短縮できる。
ベース層５を通過した電子９は、先ず、ベース層５とコ
レクタ層４との間の電子親和力の差に基づくエネルギー
の不連続δＥｃ（約０．０５ｅＶ）を初期運動エネルギ
ーとして空乏層中を電子の平均自由行程（約５０ＯＡ）
程度いわゆるパリスティック飛行して運動エネルギーを
失い、次に、コレクタ層４とコレクタ層３との間の電子
親和力の差に基づくエネルギーの不連続δＥｃ’ （約
０．０５ｅＶ）を初期運動エネルギーとして空乏層中を
再びパリスティック飛行して平均自由行程（約５０ＯＡ
）走行したところで運動エネルギーを失い、コレクタ層
４及び３の空乏層を通シぬける。このように、電子が、
コレクタ層の空乏層中をパリスティック飛行して伝導す
ることによシ、谷間散乱による伝導速度の低下を防止し
て、空乏層中の電子の走行時間を短縮できる。
なお、本発明の実施例においては、コレクタ３とベース
層５との界面にコレクタ轟押入しコレクタ層の空乏層部
分を２つの区間に分割しているがこの区間数は２つに限
るものではなくもつと増やしてもよい。
層５との界面にコレクタ轟押入しコレクタ層の空乏層部
分を２つの区間に分割しているがこの区間数は２つに限
るものではなくもつと増やしてもよい。
又、本発明の実施例においては、半導体材料は互いに格
子整合しているＡｌＧａＡｓ、：ＧａＡｓとの組合せを
用いているがこれに限らず電子親和力に差がある材料な
ら格子不整合系のものでもよい。
子整合しているＡｌＧａＡｓ、：ＧａＡｓとの組合せを
用いているがこれに限らず電子親和力に差がある材料な
ら格子不整合系のものでもよい。
以上説明したように本発明では、コレクタ層とベース層
との界面にコレクタ層と同一導電型の不純物層からなる
他のコレクタ層を少くとも一層設け、電子親和力がコレ
クタ層、不純物層及びベース層の順に小さくなるように
することによって、エミッタ層から注入されベース層を
通過した後の電子が、コレクタ層の空乏層の部分をいわ
ゆるパリスティック飛行によって走行するので、谷間散
乱による移動速度の低下を防止して、空乏層部分の走行
時間の短い高速・高周波特性の優れたヘテロ接合バイポ
ーラトランジスタを提供できるという効果がある。
との界面にコレクタ層と同一導電型の不純物層からなる
他のコレクタ層を少くとも一層設け、電子親和力がコレ
クタ層、不純物層及びベース層の順に小さくなるように
することによって、エミッタ層から注入されベース層を
通過した後の電子が、コレクタ層の空乏層の部分をいわ
ゆるパリスティック飛行によって走行するので、谷間散
乱による移動速度の低下を防止して、空乏層部分の走行
時間の短い高速・高周波特性の優れたヘテロ接合バイポ
ーラトランジスタを提供できるという効果がある。
このようなパリスティック飛行を利用したヘテロ接合バ
イポーラトランジスタでは、コレクタ層の空乏層の部分
での電子の平均速度は５Ｘ１０ ｃｍ／ｓｅｅ以上に達
し、空乏層部分の走行時間は０．３ｐｓｅｅ以下となる
ので、従来に比べて１／３以下の走行時間で済む。
イポーラトランジスタでは、コレクタ層の空乏層の部分
での電子の平均速度は５Ｘ１０ ｃｍ／ｓｅｅ以上に達
し、空乏層部分の走行時間は０．３ｐｓｅｅ以下となる
ので、従来に比べて１／３以下の走行時間で済む。
断面図及びバンド構造図、第３図は従来のへテロ接合バ
イポーラトランジスタの一例のバンド構造図である。
イポーラトランジスタの一例のバンド構造図である。
１・・・半絶縁性基板、ｌａ・・・絶縁領域、２・・・
高濃度層、３．３’ 、４・・・コレクタ層、５．５’
・・・ペース層、６ａ、６ｂ、６’・・・エミッタ層、
７・・・高濃度層、８ｂ・・・ペース電極、８ｃ・・・
コレクタ電極、８ｅ・・・エミッタ電極、１１．１１’
、１２．１２’、１３．１３’・・・フェルミレベル。
高濃度層、３．３’ 、４・・・コレクタ層、５．５’
・・・ペース層、６ａ、６ｂ、６’・・・エミッタ層、
７・・・高濃度層、８ｂ・・・ペース電極、８ｃ・・・
コレクタ電極、８ｅ・・・エミッタ電極、１１．１１’
、１２．１２’、１３．１３’・・・フェルミレベル。
代理人 弁理士 内 原 晋 。
翳１ 菌
牛９ Ｖ
Claims (1)
- 一導電型のコレクタ層上に形成した反対導電型のベー
ス層と該ベース層上に形成した禁制帯幅が前記ベース層
より広いエミッタ層とを有するヘテロ接合バイポーラト
ランジスタにおいて、前記コレクタ層及び前記ベース層
の界面に所定の厚さで一導電型の不純物層を少くとも一
層設け、電子親和力が前記コレクタ層、前記不純物層及
び前記ベース層と順次小さくなることを特徴とするヘテ
ロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158101A JPH0620070B2 (ja) | 1987-06-24 | 1987-06-24 | ヘテロ接合バイポ−ラトランジスタ |
| DE8787119044T DE3780284T2 (de) | 1986-12-22 | 1987-12-22 | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. |
| EP87119044A EP0273363B1 (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| US07/136,589 US4929997A (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158101A JPH0620070B2 (ja) | 1987-06-24 | 1987-06-24 | ヘテロ接合バイポ−ラトランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH012359A true JPH012359A (ja) | 1989-01-06 |
| JPS642359A JPS642359A (en) | 1989-01-06 |
| JPH0620070B2 JPH0620070B2 (ja) | 1994-03-16 |
Family
ID=15664324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62158101A Expired - Fee Related JPH0620070B2 (ja) | 1986-12-22 | 1987-06-24 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620070B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200550B2 (ja) * | 1995-10-13 | 2001-08-20 | 矢崎総業株式会社 | 点火ケーブル用接続端子 |
-
1987
- 1987-06-24 JP JP62158101A patent/JPH0620070B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5414273A (en) | Heterojunction bipolar transistor | |
| EP0278386B1 (en) | Heterojunction bipolar transistor | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| Mensz et al. | Real‐space transfer in three‐terminal InGaAs/InAlAs/InGaAs heterostructure devices | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| US4672404A (en) | Ballistic heterojunction bipolar transistor | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JPH012359A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2978572B2 (ja) | 半導体受光素子 | |
| JP3047055B2 (ja) | ヘテロ接合型フォトトランジスタ | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS611051A (ja) | 半導体バイポ−ラ・トランジスタ | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0620070B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPS61144070A (ja) | 半導体装置 | |
| KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH012358A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| GB2191036A (en) | Hot charge-carrier transistors | |
| JPS63302560A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH04332132A (ja) | ヘテロ接合バイポーラトランジスタ |