JPS63302560A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS63302560A JPS63302560A JP62139154A JP13915487A JPS63302560A JP S63302560 A JPS63302560 A JP S63302560A JP 62139154 A JP62139154 A JP 62139154A JP 13915487 A JP13915487 A JP 13915487A JP S63302560 A JPS63302560 A JP S63302560A
- Authority
- JP
- Japan
- Prior art keywords
- potential barrier
- layer
- electrons
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はヘテロ接合バイポーラトランジスタに関する。
最近、次世代の超高速・高周波デバイスへの応用として
ヘテロ接合バイポーラトランジスタの研究が盛んになっ
ている。このヘテロ接合バイポーラトランジスタはトラ
ンジスタ出現の時期に既に着想が発表されていたが、理
論的に早くからその優位性が認められながらも結晶成長
に伴−う様々な技術的な問題があり、最近になってＭＢ
Ｅ法やＭＯＣＶＤ法等により良好なヘテロ接合が得られ
るようになるまで特性の良いデバイスは製作されなかっ
た。
ヘテロ接合バイポーラトランジスタの研究が盛んになっ
ている。このヘテロ接合バイポーラトランジスタはトラ
ンジスタ出現の時期に既に着想が発表されていたが、理
論的に早くからその優位性が認められながらも結晶成長
に伴−う様々な技術的な問題があり、最近になってＭＢ
Ｅ法やＭＯＣＶＤ法等により良好なヘテロ接合が得られ
るようになるまで特性の良いデバイスは製作されなかっ
た。
このヘテロ接合バイポーラトランジスタの主な特徴は、
エミッタのエネルギ・ギャップをベースのそれよりも大
きく取ることにより、ベース内の正孔の閉じ込みを容易
にすることができることである。その結果、電流利得を
犠牲にすることなくベース濃度を上げてベース抵抗を小
さく押えることができる。又、現在結晶成長の際に半導
体′の原子組成をほぼ自由に制御することができるので
、トランジスタの高速化の要となるベース中電子の走行
速度を上げるため積極的にエネルギバンドの構造を変え
ることが可能で、様々な工夫がなされている。
エミッタのエネルギ・ギャップをベースのそれよりも大
きく取ることにより、ベース内の正孔の閉じ込みを容易
にすることができることである。その結果、電流利得を
犠牲にすることなくベース濃度を上げてベース抵抗を小
さく押えることができる。又、現在結晶成長の際に半導
体′の原子組成をほぼ自由に制御することができるので
、トランジスタの高速化の要となるベース中電子の走行
速度を上げるため積極的にエネルギバンドの構造を変え
ることが可能で、様々な工夫がなされている。
従来、主として２つの方法が有望ともられている。
第４図（Ａ）は従来のヘテロ接合バイポーラトランジス
タの一例のバンド構造図である。
タの一例のバンド構造図である。
この例のヘテロ接合バイポーラトランジスタは、Ｎ型の
コレクタ層１３と、このコレクタ層１３上に結晶組成を
変えたＰ型のダレイディッドバンドギャップのベース層
１０’ と、このベース層１０°よりも禁制帯幅が広い
Ｎ型のエミッタ層９とを順次積層した構造であり、傾斜
したベース層１０°の伝導帯に基づく内部電解によって
エミッタ層９から注入された電子１がベース層１０″の
傾斜によって加速され拡散よりも速い伝導が期待される
。
コレクタ層１３と、このコレクタ層１３上に結晶組成を
変えたＰ型のダレイディッドバンドギャップのベース層
１０’ と、このベース層１０°よりも禁制帯幅が広い
Ｎ型のエミッタ層９とを順次積層した構造であり、傾斜
したベース層１０°の伝導帯に基づく内部電解によって
エミッタ層９から注入された電子１がベース層１０″の
傾斜によって加速され拡散よりも速い伝導が期待される
。
しかし、この場合には電子が一定速度に加速されるまで
時間がかかる上、内部電界が高くなり一定エネルギを越
えるようになると谷間散乱が顕著になって、電子の平均
移動度が下る０例えばＡ ｊ’ Ｘ Ｇ ａ １−Ｘ
Ａ ｓからなるベース層１０°の層厚を１５００人とし
てｘ：０．１５→０とすると、内部電界は約１０ ｋ
Ｖ ／ ｃｍになり容易に谷間散乱が起る粂件になる。
時間がかかる上、内部電界が高くなり一定エネルギを越
えるようになると谷間散乱が顕著になって、電子の平均
移動度が下る０例えばＡ ｊ’ Ｘ Ｇ ａ １−Ｘ
Ａ ｓからなるベース層１０°の層厚を１５００人とし
てｘ：０．１５→０とすると、内部電界は約１０ ｋ
Ｖ ／ ｃｍになり容易に谷間散乱が起る粂件になる。
第４図（Ｂ）は他の例のヘテロ接合トランジスタのバン
ド構造図である。この場合は、Ｎ型のコレクタ層１３と
、このコレクタ層１３上にＰ型のベース層１０″と、こ
のベース層１０“よりも電子親和力が小さくかつ禁制帯
幅が広いＮ型のエミッタ層９とを順次積層した構造をと
り、ベース層１０″及びエミッタ層９の間の階段型ヘテ
ロ接合の部分で電子親和力の差に相当するエネルギの不
連続が伝導帯に生じている。その結果、エミッタ層９か
らベース層１０′に注入される電子１は、図に模式的に
示すように、そのエネルギ差に相当する初期運動エネル
ギによっていわゆるバリスティック飛行を行い、通常の
拡散による伝導よりと高速の伝導をする。従って、この
いわるゆバリスティック飛行による高速伝導で、ベース
層１０″における少数キャリア（この場合電子）のベー
ス走行時間が短縮され、高速・高周波性能の優れたヘテ
ロ接合バイポーラトランジスタが実現できる。
ド構造図である。この場合は、Ｎ型のコレクタ層１３と
、このコレクタ層１３上にＰ型のベース層１０″と、こ
のベース層１０“よりも電子親和力が小さくかつ禁制帯
幅が広いＮ型のエミッタ層９とを順次積層した構造をと
り、ベース層１０″及びエミッタ層９の間の階段型ヘテ
ロ接合の部分で電子親和力の差に相当するエネルギの不
連続が伝導帯に生じている。その結果、エミッタ層９か
らベース層１０′に注入される電子１は、図に模式的に
示すように、そのエネルギ差に相当する初期運動エネル
ギによっていわゆるバリスティック飛行を行い、通常の
拡散による伝導よりと高速の伝導をする。従って、この
いわるゆバリスティック飛行による高速伝導で、ベース
層１０″における少数キャリア（この場合電子）のベー
ス走行時間が短縮され、高速・高周波性能の優れたヘテ
ロ接合バイポーラトランジスタが実現できる。
これらの方法のいずれが、デバイスの総合的特性に有利
であるかは、議論があるが、最近バリスティック伝導を
利用する方が若干有利であるとするシュミレーション結
果が、雑誌「アイ・イー・イー・イー・トランザクショ
ン・オン・エレクトロン・デバイシズ（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉ
ｃｅｓ） Ｊ 、第３３巻８８１頁に報告されている。
であるかは、議論があるが、最近バリスティック伝導を
利用する方が若干有利であるとするシュミレーション結
果が、雑誌「アイ・イー・イー・イー・トランザクショ
ン・オン・エレクトロン・デバイシズ（ＩＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉ
ｃｅｓ） Ｊ 、第３３巻８８１頁に報告されている。
このバリスティック・ヘテロ接合バイポーラトランジス
タにおいて、エミッタから注入される少数キャリア、す
なわち電子（または正孔）のうち、一部のエミッタ障壁
からこぼれ落ちたり、エミッタ障壁をトンネル効果で通
過する少数キャリアを除いて、大部分の少数キャリアは
初期段階でエミッタベース接合における伝導帯底（また
は価電子帯上限）不連続に等しい運動エネルギを有して
おり、その意味でベースに注入された少数キャリアの初
期エネルギ分布はある一定のエネルギ付近に狭く分布し
ている単一エネルギ分布に近い。
タにおいて、エミッタから注入される少数キャリア、す
なわち電子（または正孔）のうち、一部のエミッタ障壁
からこぼれ落ちたり、エミッタ障壁をトンネル効果で通
過する少数キャリアを除いて、大部分の少数キャリアは
初期段階でエミッタベース接合における伝導帯底（また
は価電子帯上限）不連続に等しい運動エネルギを有して
おり、その意味でベースに注入された少数キャリアの初
期エネルギ分布はある一定のエネルギ付近に狭く分布し
ている単一エネルギ分布に近い。
理想的には、バリスティック電子がコレクタに到達する
までこのエネルギ分布が維持されることが望ましく、そ
の場合ベース領域をバリスティック飛行する少数キャリ
アの速度が一様になり、信号に対する少数キャリアのコ
ヒーレントな応答が期待される。
までこのエネルギ分布が維持されることが望ましく、そ
の場合ベース領域をバリスティック飛行する少数キャリ
アの速度が一様になり、信号に対する少数キャリアのコ
ヒーレントな応答が期待される。
しかしながら、実際には高いエネルギでバリスティック
飛行する少数キャリアは散乱確率が大きく、特に化合物
半導体においては比較的低いエネルギでも極性光学フォ
ノン散乱の影響が大きいため、ベース領域飛行中に単一
エネルギ分布を維持することは困難である。このバリス
ティック飛行中に散乱により大きなエネルギ損失を受け
て伝導帯底（または価電子帯上限）に落ちた少数キャリ
アは、伝導速度の遅い拡散によって残りのベース領域を
走行し、高速・高周波の信号に応答できない、拡散もし
くは内蔵電界により、伝導帯底（または価電子帯上限）
に沿ってベース領域を伝導する場合と比鮫すると、従来
のバリスティックヘテロ接合バイポーラトランジスタに
おいては、ベース領域の少数キャリアのエネルギ分布が
大きく広かっているため、少数キャリアのベース層通過
時間に差が生じて、増幅動作に伴う位相の遅れにばらつ
きを生じて増幅信号波形が歪む等の悪影響が及ぶ。
飛行する少数キャリアは散乱確率が大きく、特に化合物
半導体においては比較的低いエネルギでも極性光学フォ
ノン散乱の影響が大きいため、ベース領域飛行中に単一
エネルギ分布を維持することは困難である。このバリス
ティック飛行中に散乱により大きなエネルギ損失を受け
て伝導帯底（または価電子帯上限）に落ちた少数キャリ
アは、伝導速度の遅い拡散によって残りのベース領域を
走行し、高速・高周波の信号に応答できない、拡散もし
くは内蔵電界により、伝導帯底（または価電子帯上限）
に沿ってベース領域を伝導する場合と比鮫すると、従来
のバリスティックヘテロ接合バイポーラトランジスタに
おいては、ベース領域の少数キャリアのエネルギ分布が
大きく広かっているため、少数キャリアのベース層通過
時間に差が生じて、増幅動作に伴う位相の遅れにばらつ
きを生じて増幅信号波形が歪む等の悪影響が及ぶ。
本発明の目的は、これらの問題を解決し、増幅動作に伴
う位相遅れをなくし、信号波形歪を生じないようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
う位相遅れをなくし、信号波形歪を生じないようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
本発明の構成は、第１の半導体からなるエミッタ層と；
このエミッタ層と階段型ヘテロ接合を形成し、前記第１
の半導体よりも小さいエネルギ・ギャップおよび大きい
電子親和力を有する材料あるいはこの第１の半導体より
もエネルギ・ギャップと電子親和力との和が小さい材料
である第２の半導体からなり、２つ以上の層からなる領
域の各層がこの領域をバリスティック飛行する電子（ま
たは正孔）の平均自由行程と同程度の長さを有する複数
ベース層と；この複数ベース層と接して設けられたコレ
クタ層とからなるヘテロ接合バイポーラトランジスタに
おいて、前記複数ベース層のうち前記コレクタ層に最も
近い層を除いた各層のコレクタ側の端に、電子（または
正孔）に対する第１のポテンシャル障壁部が、隣接する
半導体よりも小さな電子親和力を有する材料、またはエ
ネルギ・ギャップと電子親和力との相が大きい材料の半
導体により設けられ、このポテンシャル障壁部の両側の
境界面のうち少なくともコレクタ側の境界面のうち少な
くともコレクタ側の境界面が階段型にヘテロ接合され、
そのポテンシャル障壁部の幅が前記複数ベース層中をバ
リスティックに飛行する電子（または正孔）の平均自由
行程よりも充分に小さく、かつそのポテンシャル１１７
２壁の高さがこのポテンシャル障壁の属するベース各層
をバリスティック飛行する電子（または正孔）の最大運
動エネルギよりも低い各条件を有し；がっ前記ベース・
コレクタ接合個所に電子（または正孔）に対する第２の
ポテンシャル障壁部が設けられたことを特徴とする。
このエミッタ層と階段型ヘテロ接合を形成し、前記第１
の半導体よりも小さいエネルギ・ギャップおよび大きい
電子親和力を有する材料あるいはこの第１の半導体より
もエネルギ・ギャップと電子親和力との和が小さい材料
である第２の半導体からなり、２つ以上の層からなる領
域の各層がこの領域をバリスティック飛行する電子（ま
たは正孔）の平均自由行程と同程度の長さを有する複数
ベース層と；この複数ベース層と接して設けられたコレ
クタ層とからなるヘテロ接合バイポーラトランジスタに
おいて、前記複数ベース層のうち前記コレクタ層に最も
近い層を除いた各層のコレクタ側の端に、電子（または
正孔）に対する第１のポテンシャル障壁部が、隣接する
半導体よりも小さな電子親和力を有する材料、またはエ
ネルギ・ギャップと電子親和力との相が大きい材料の半
導体により設けられ、このポテンシャル障壁部の両側の
境界面のうち少なくともコレクタ側の境界面のうち少な
くともコレクタ側の境界面が階段型にヘテロ接合され、
そのポテンシャル障壁部の幅が前記複数ベース層中をバ
リスティックに飛行する電子（または正孔）の平均自由
行程よりも充分に小さく、かつそのポテンシャル１１７
２壁の高さがこのポテンシャル障壁の属するベース各層
をバリスティック飛行する電子（または正孔）の最大運
動エネルギよりも低い各条件を有し；がっ前記ベース・
コレクタ接合個所に電子（または正孔）に対する第２の
ポテンシャル障壁部が設けられたことを特徴とする。
本発明の構成において、エミッタからベースに注入され
た少数キャリア、すなわち電子（または正孔）は、エミ
ッタ・ベース接合面における伝導帯底（または価電子帯
上限エネルギ）の不連続により初期運動エネルギを得て
バリスティック飛行を開始する。このバリスティック飛
行中の少数キャリアは、主に極性光学フォノンモードに
よる非弾性散乱にさらされるため、第１ベース領域の最
後の領域においては、エネルギ分布がかなり低エネルギ
側へ広がっている。この第１ベース領域の最後に設けら
れている少数キャリアに対する第１のポテンシャル障壁
は、ある一定のエネルギ以下の少数キャリアをせき止め
る役目を果たし、散乱によるエネルギ損失並の比較的小
さい少数キャリアのみ第２ベース領域に送られる。その
際、伝導帯底（または価電子帯上限）エネルギの不連続
により、再び運動エネルギを得て高い初速度でバリステ
ィック飛行を開始する。
た少数キャリア、すなわち電子（または正孔）は、エミ
ッタ・ベース接合面における伝導帯底（または価電子帯
上限エネルギ）の不連続により初期運動エネルギを得て
バリスティック飛行を開始する。このバリスティック飛
行中の少数キャリアは、主に極性光学フォノンモードに
よる非弾性散乱にさらされるため、第１ベース領域の最
後の領域においては、エネルギ分布がかなり低エネルギ
側へ広がっている。この第１ベース領域の最後に設けら
れている少数キャリアに対する第１のポテンシャル障壁
は、ある一定のエネルギ以下の少数キャリアをせき止め
る役目を果たし、散乱によるエネルギ損失並の比較的小
さい少数キャリアのみ第２ベース領域に送られる。その
際、伝導帯底（または価電子帯上限）エネルギの不連続
により、再び運動エネルギを得て高い初速度でバリステ
ィック飛行を開始する。
同様に、第２ベース領域とコレクタとの接合面において
も、第２ベースとコレクタの電子親和力の差（またはエ
ネルギギャップ差と電子親和力の差の和）に起因する第
２のポテンシャル障壁が存在し、比較的高いエネルギを
維持した少数キャリアのみ最終的にベースを通過するこ
とができる。
も、第２ベースとコレクタの電子親和力の差（またはエ
ネルギギャップ差と電子親和力の差の和）に起因する第
２のポテンシャル障壁が存在し、比較的高いエネルギを
維持した少数キャリアのみ最終的にベースを通過するこ
とができる。
結局、本発明のヘテロ接合バイポーラトランジスタのエ
ネルギバンド構造においては、全ベース領域を通じて高
速度を保つことが可能であるばがっでなく、高速の少数
キャリアに同調できない低いエネルギの少数キャリアが
取り除がれるため、高周波・高速の信号に対する少数キ
ャリアの応答の位相のばらつきが小さくなる。これによ
り、入力信号波形に忠実な高周波・高速増幅動作が実現
される。
ネルギバンド構造においては、全ベース領域を通じて高
速度を保つことが可能であるばがっでなく、高速の少数
キャリアに同調できない低いエネルギの少数キャリアが
取り除がれるため、高周波・高速の信号に対する少数キ
ャリアの応答の位相のばらつきが小さくなる。これによ
り、入力信号波形に忠実な高周波・高速増幅動作が実現
される。
第１図、第２図は本発明の一実施例であるＮＰＮ型バリ
スティックヘテロ接合バイポーラトランジスタを示す断
面図およびそのエネルギバンド図である１本実施例は、
ｎ−Ａ ｅｏ、 ２５Ｇ ａ ０．７５Ａ ｓから成り
、２０００人の厚さのエミッタＲ１９、Ｐ” −Ａｅｏ
、ｔ Ｇａｏ、ｇ Ａｓ層から成り７００人の厚さの第
１ベース層１０、ｐ” ｋｅｏ１５Ｇａ Ｏ，８５Ａ
Ｓ １１から成り１００人の厚さのポテンシャル障壁
層となるベース中間層１１、ｐ＋−ＧａＡｓＪ−から成
り７００人の厚さの第２ベースＭ１２、そしてｎ−ＡＪ
？ｏ、ｔ Ｇａ、）、９Ａｓから成り５０００人の厚さ
のコレクタ層１３を接合した構成となっている。この場
合の伝導帯底４、価電子帯上限５、各層のフェルミ準位
６，７．８および電子１の様子が示されている。
スティックヘテロ接合バイポーラトランジスタを示す断
面図およびそのエネルギバンド図である１本実施例は、
ｎ−Ａ ｅｏ、 ２５Ｇ ａ ０．７５Ａ ｓから成り
、２０００人の厚さのエミッタＲ１９、Ｐ” −Ａｅｏ
、ｔ Ｇａｏ、ｇ Ａｓ層から成り７００人の厚さの第
１ベース層１０、ｐ” ｋｅｏ１５Ｇａ Ｏ，８５Ａ
Ｓ １１から成り１００人の厚さのポテンシャル障壁
層となるベース中間層１１、ｐ＋−ＧａＡｓＪ−から成
り７００人の厚さの第２ベースＭ１２、そしてｎ−ＡＪ
？ｏ、ｔ Ｇａ、）、９Ａｓから成り５０００人の厚さ
のコレクタ層１３を接合した構成となっている。この場
合の伝導帯底４、価電子帯上限５、各層のフェルミ準位
６，７．８および電子１の様子が示されている。
第２図において、エミッタ・ベース接合面に伝導帯底４
のエネルギ不連続δＥｃに等しい初期運動エネルギを得
た電子は、第１ベース領域１ｏ、第２ベース領域１２と
もに散乱によって失うエネルギ量が全くないか、あるい
は比較的小さくバリスティック、あるいは準バリスティ
ックに航跡２のようにベース領域１０〜１２を通過する
が、途中で大きなエネルギを失いポテンシャル障壁によ
って着地点３に落下してベース領域の通過を妨げられる
。
のエネルギ不連続δＥｃに等しい初期運動エネルギを得
た電子は、第１ベース領域１ｏ、第２ベース領域１２と
もに散乱によって失うエネルギ量が全くないか、あるい
は比較的小さくバリスティック、あるいは準バリスティ
ックに航跡２のようにベース領域１０〜１２を通過する
が、途中で大きなエネルギを失いポテンシャル障壁によ
って着地点３に落下してベース領域の通過を妨げられる
。
第１図の構造において、ＧａＡｓからなる半絶縁性基板
１９の上に、４０００人の厚さのｎゝＧａＡｓ （ドー
パントＳｉ、濃度３Ｘ１０１８ｃｍ一つからなる高濃度
層１８．５０００人の厚さのｎ−Ａｌ！ｏ、ｔ Ｇａｏ
、９Ａｓ （ドーパントＳｉ、５ｘ１０１６Ｃ１１−’
）からなるコレクタ１１３．７００人の厚さのｐ′″Ｇ
ａＡｓ （ドーパントＢｅ、濃度２ Ｘ Ｉ Ｑ” ｃ
ｍ−’ ）からなる第２ベース／１１２．１００人の厚
さのｐ ” Ａ ｊ’ ６．１５Ｇ ａ ｇ、 Ｂ５Ａ
Ｓ （ドーパントＢｅ、濃度２ Ｘ １０１９ｃｍ−
’）からなルベース中間層１１．７００人の厚さのｐ”
−Ａｇ３．ＩＧａｏｏｇ Ａｓ （ドーパントＢｅ、濃
度２Ｘ１０１９■ ）からなる第１ベース層１ｏ、２０
００人の厚さのｎＡｅｏ、ｚｓＧａｏ、フ５Ａｓ （ド
ーパントＳｉ、濃度３ Ｘ １０ ”ｃｍ−’）からな
るエミッタ層９．２０００人の厚さのｎ＋ＧａＡｓ（ド
ーパン以下余臼 ）Ｓｉ、濃度５×１０１８ＣＩ！＋−３）からなるエミ
ッタキャップ層８の各層が成長されている。高濃度（ｎ
” ）ＧａＡｓがエミッタ電極１２とのオーミック接触
を良好にするキャップ層１７となっている。ベース電極
１５はｐ” ＧａＡｓ層のベース層１０の露出された面
に設けられ、コレクタ電極１６はｎ” ＧａＡｓ層の高
濃度Ｎ１８の露出された面に設けられ、プロトンがイオ
ン注入された絶縁（アイソレーション）層２０が高濃度
１８の両側に設けられている。
１９の上に、４０００人の厚さのｎゝＧａＡｓ （ドー
パントＳｉ、濃度３Ｘ１０１８ｃｍ一つからなる高濃度
層１８．５０００人の厚さのｎ−Ａｌ！ｏ、ｔ Ｇａｏ
、９Ａｓ （ドーパントＳｉ、５ｘ１０１６Ｃ１１−’
）からなるコレクタ１１３．７００人の厚さのｐ′″Ｇ
ａＡｓ （ドーパントＢｅ、濃度２ Ｘ Ｉ Ｑ” ｃ
ｍ−’ ）からなる第２ベース／１１２．１００人の厚
さのｐ ” Ａ ｊ’ ６．１５Ｇ ａ ｇ、 Ｂ５Ａ
Ｓ （ドーパントＢｅ、濃度２ Ｘ １０１９ｃｍ−
’）からなルベース中間層１１．７００人の厚さのｐ”
−Ａｇ３．ＩＧａｏｏｇ Ａｓ （ドーパントＢｅ、濃
度２Ｘ１０１９■ ）からなる第１ベース層１ｏ、２０
００人の厚さのｎＡｅｏ、ｚｓＧａｏ、フ５Ａｓ （ド
ーパントＳｉ、濃度３ Ｘ １０ ”ｃｍ−’）からな
るエミッタ層９．２０００人の厚さのｎ＋ＧａＡｓ（ド
ーパン以下余臼 ）Ｓｉ、濃度５×１０１８ＣＩ！＋−３）からなるエミ
ッタキャップ層８の各層が成長されている。高濃度（ｎ
” ）ＧａＡｓがエミッタ電極１２とのオーミック接触
を良好にするキャップ層１７となっている。ベース電極
１５はｐ” ＧａＡｓ層のベース層１０の露出された面
に設けられ、コレクタ電極１６はｎ” ＧａＡｓ層の高
濃度Ｎ１８の露出された面に設けられ、プロトンがイオ
ン注入された絶縁（アイソレーション）層２０が高濃度
１８の両側に設けられている。
第３図は本発明の第２の実施例のエネルギ・バンド図で
あり、ベース中間層１１′のポテンシャル障壁に傾斜を
つけることにより、電子のベース透過率劣化の原因とな
る量子力学的反射の効果を弱めたものである。
あり、ベース中間層１１′のポテンシャル障壁に傾斜を
つけることにより、電子のベース透過率劣化の原因とな
る量子力学的反射の効果を弱めたものである。
以上の実施例においては、半導体材料として互いに格子
整合しているＡｊ７ＧａＡｓとＧａＡｓを用いたが、こ
れらに限らず、電子親和力に差のあるものなら何れでも
よい。また本発明に用いるヘテロ接合は、格子整合系に
限らず格子不整合系でもよい。また、本実施例では、ベ
ースは２区間としたが、区間数は２つに限らずいくつで
もよい。
整合しているＡｊ７ＧａＡｓとＧａＡｓを用いたが、こ
れらに限らず、電子親和力に差のあるものなら何れでも
よい。また本発明に用いるヘテロ接合は、格子整合系に
限らず格子不整合系でもよい。また、本実施例では、ベ
ースは２区間としたが、区間数は２つに限らずいくつで
もよい。
以上説明したように、本発明の構成によれば、従来電子
がベースをバリスティックに飛行できる距離がおよそ平
均自由行程に制限されていたのに対して、本発明の層構
造により、はぼ全ベース領域を有効にバリスティックに
飛行できるため、高周波化、高速化に対し飛躍的な改善
が得られる。
がベースをバリスティックに飛行できる距離がおよそ平
均自由行程に制限されていたのに対して、本発明の層構
造により、はぼ全ベース領域を有効にバリスティックに
飛行できるため、高周波化、高速化に対し飛躍的な改善
が得られる。
さらに、従来ベース中の電子の散乱効果のために電子の
エネルギ分布が広がって、増幅動作に伴う位相の遅れた
大きなばらつきが生じるという問題も、低エネルギ電子
をふるい落す工夫によって解決され、入力信号の波形を
忠実に増幅することが可能となるという効果がある。
エネルギ分布が広がって、増幅動作に伴う位相の遅れた
大きなばらつきが生じるという問題も、低エネルギ電子
をふるい落す工夫によって解決され、入力信号の波形を
忠実に増幅することが可能となるという効果がある。
第１図、第２図は本発明の第１の実施例の断面図および
そのエネルギ・バンド図、第３図は本発明の第２の実施
例のエネルギ・バンド図、第４図（Ａ）、（Ｂ）は従来
のトランジスタの二側を示すエネルギ・バンド図である
。 １・・・電子、２・・・バリスティック飛行する航跡、
３・・・バリスティック飛行から散乱されて伝導帯底に
落ちる着地点、４・・・伝導帯底、５・・・価電子帯上
限、６，７．８・・・フェルミ準位、９・・・エミッタ
層、１０．１０’ １０″・・・（第１）ベース層、１
１・・・ベース中間層（ポテンシャル障壁層）、１２・
・・第２ベー、１．１，１３・・・コレクタ層、１４・
・・エミッタ電極、１５・・・ベース電極、１６・・・
コレクタ電極、１７・・・エミッタキャップ層、１８・
・・高濃度層、１９・・・半絶縁性基板、２０・・・絶
縁層。 Ｊ ′ ’＜１１
そのエネルギ・バンド図、第３図は本発明の第２の実施
例のエネルギ・バンド図、第４図（Ａ）、（Ｂ）は従来
のトランジスタの二側を示すエネルギ・バンド図である
。 １・・・電子、２・・・バリスティック飛行する航跡、
３・・・バリスティック飛行から散乱されて伝導帯底に
落ちる着地点、４・・・伝導帯底、５・・・価電子帯上
限、６，７．８・・・フェルミ準位、９・・・エミッタ
層、１０．１０’ １０″・・・（第１）ベース層、１
１・・・ベース中間層（ポテンシャル障壁層）、１２・
・・第２ベー、１．１，１３・・・コレクタ層、１４・
・・エミッタ電極、１５・・・ベース電極、１６・・・
コレクタ電極、１７・・・エミッタキャップ層、１８・
・・高濃度層、１９・・・半絶縁性基板、２０・・・絶
縁層。 Ｊ ′ ’＜１１
Claims (1)
- 【特許請求の範囲】 １）第１の半導体からなるエミッタ層と；このエミッタ
層と階段型ヘテロ接合を形成し、前記第１の半導体より
も小さいエネルギ・ギャップおよび大きい電子親和力を
有する材料あるいはこの第１の半導体よりもエネルギ・
ギャップと電子親和力との和が小さい材料である第２の
半導体からなり、２つ以上の層からなる領域の各層がこ
の領域をバリスティック飛行する電子（または正孔）の
平均自由工程と同程度の長さを有する複数ベース層と；
この複数ベース層と接して設けられたコレクタ層とから
なるヘテロ接合バイポーラトランジスタにおいて；前記
複数ベース層のうち前記コレクタ層に最も近い層を除い
た各層のコレクタ側の端に、電子（または正孔）に対す
る第１のポテンシャル障壁部が隣接する半導体よりも小
さな電子親和力を有する材料、またはエネルギ・ギャッ
プと電子親和力との和が大きい材料の半導体により設け
られ、このポテンシャル障壁部の両側の境界面のうち少
なくともコレクタ側の境界面が階段型にヘテロ接合され
、そのポテンシャル障壁部の幅が前記複数ベース層中を
バリスティックに飛行する電子（または正孔）の平均自
由行程よりも充分に小さく、かつそのポテンシャル障壁
の高さがこのポテンシャル障壁の属するベース各層をバ
リスティック飛行する電子（または正孔）の最大運動エ
ネルギよりも低い各条件を有し；かつ前記ベース・コレ
クタ接合個所に電子（または正孔）に対する第２のポテ
ンシャル障壁部が設けられたことを特徴とするヘテロ接
合バイポーラトランジスタ。 ２）第２のポテンシャル障壁部が、第１のポテンシャル
障壁部と同じ条件で同じ構造である特許請求の範囲第１
項記載のヘテロ接合バイポーラトランジスタ。 ３）第２のポテンシャル障壁部が、隣接する第２の半導
体よりも小さな電子親和力の材料、またはエネルギ・ギ
ャップと電子親和力との和が大きい材料の半導体からな
るコレクタと階段型ヘテロ接合されて、伝導帯（または
価電子帯）に生ずるエネルギ不連続部からなり、そのポ
テンシャル障壁の高さが、コレクタ層に最も近いベース
層をバリスティック飛行する電子（または正孔）の最大
運動エネルギよりも低いものである特許請求の範囲第１
項記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139154A JPH0666321B2 (ja) | 1987-06-02 | 1987-06-02 | ヘテロ接合バイポ−ラトランジスタ |
| US07/136,589 US4929997A (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| EP87119044A EP0273363B1 (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| DE8787119044T DE3780284T2 (de) | 1986-12-22 | 1987-12-22 | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139154A JPH0666321B2 (ja) | 1987-06-02 | 1987-06-02 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302560A true JPS63302560A (ja) | 1988-12-09 |
| JPH0666321B2 JPH0666321B2 (ja) | 1994-08-24 |
Family
ID=15238827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62139154A Expired - Lifetime JPH0666321B2 (ja) | 1986-12-22 | 1987-06-02 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666321B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068480A (ja) * | 1999-06-23 | 2001-03-16 | Hitachi Ltd | 半導体装置および半導体集積回路 |
-
1987
- 1987-06-02 JP JP62139154A patent/JPH0666321B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068480A (ja) * | 1999-06-23 | 2001-03-16 | Hitachi Ltd | 半導体装置および半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666321B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414273A (en) | Heterojunction bipolar transistor | |
| JPH024140B2 (ja) | ||
| JPH077835B2 (ja) | ホット・エレクトロン・トランジスタ | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4672404A (en) | Ballistic heterojunction bipolar transistor | |
| JPH0312769B2 (ja) | ||
| CA1237538A (en) | Lateral bipolar transistor | |
| JPS611051A (ja) | 半導体バイポ−ラ・トランジスタ | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0666321B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JP2569615B2 (ja) | 半導体装置 | |
| JP2535565B2 (ja) | 半導体装置 | |
| JP2569616B2 (ja) | 半導体装置 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
| JP2774005B2 (ja) | 半導体装置 | |
| JPH012359A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0638494B2 (ja) | 化合物半導体装置 | |
| JPS63229763A (ja) | 半導体装置 | |
| JPH067554B2 (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| JPH061782B2 (ja) | 半導体装置 |